Дело в том, что реально невозможно полностью прописать ограничения по свопу пинов. Смотрите, один банк:
- все пины IO - одна эквивалентность
- те же пины разбиты по парам _P _N - замена диффпар(худший случай менять пару на два пина с одиночными сигналами) - какая тут эквивалентность должна быть?
- те же пины поддерживают DDR - байт группы, стробы, клоки, адреса - третий вариант свапа?
- те же пины QDR - байт группы, клоки, адреса(без стробов) - наверно тот же третий, хотя не факт
- те же пины, глобальные входы/выходы клоков - четвертый?
А вот теперь вопрос - как все варианты собрать вместе, и как после свапа на схеме увидеть, что сигналы хотя бы примерно попали на нужные пины, если точно известно, что имя пина, в котором обозначены варианты его функциональности, с номером не совпадает? Теоретически можно прописать уникальную эквивалентность для данного проекта, НО! - приписывать ее нужно УЖЕ зная какой сигнал куда будет подключен

В общем очень непростой на самом деле вопрос.