реклама на сайте
подробности

 
 
> Использование CoreGen Xilinx ISE, Не подключает корку при синтезе
Muscat
сообщение Sep 26 2011, 09:56
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 277
Регистрация: 8-04-09
Из: Москва
Пользователь №: 47 382



Добрый день!

Использую Xilinx ISE, возникла необходимость использовать FIFO. Открыл CoreGEN, выбрал нужные параметры, получил корку.
Попробовал написать для нее тестбенч, объявил ее в качестве компонента, подключил в проект, написал стимулы, запускаю поведнческое моделирование, все ок.

Запускаю post-translate (или любую другую симуляцию более высокого уровня), получаю варнинг
Код
WARNING:HDLCompiler:89 - "C:/../FIFO_TEST.vhd" Line 86: <fifo> remains a black-box since it has no binding entity.
WARNING:Simulator:648 - "C:/.../FIFO_TEST.vhd" Line 86. Instance fifo is unboundCompiling package standard


Соответственно модуль не синтезируется, на месте его выходов состояние U.

Что я делаю не так? Какую библиотеку надо подключить, чтобы синтезатор увидел FIFO?


--------------------
Because it's there
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Чиповод
сообщение Sep 27 2011, 08:42
Сообщение #2


Частый гость
**

Группа: Участник
Сообщений: 85
Регистрация: 11-01-11
Из: Москва
Пользователь №: 62 160



Кажется он не понял, что это корка. У вас стоит опция в синтезе read cores, с указанием папки, где корки искать? Ну и посмотреть на строку 86 так и распирает.

Сообщение отредактировал Чиповод - Sep 27 2011, 08:44
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 24th July 2025 - 03:07
Рейтинг@Mail.ru


Страница сгенерированна за 0.01462 секунд с 7
ELECTRONIX ©2004-2016