Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Использование CoreGen Xilinx ISE
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Среды разработки - обсуждаем САПРы
Muscat
Добрый день!

Использую Xilinx ISE, возникла необходимость использовать FIFO. Открыл CoreGEN, выбрал нужные параметры, получил корку.
Попробовал написать для нее тестбенч, объявил ее в качестве компонента, подключил в проект, написал стимулы, запускаю поведнческое моделирование, все ок.

Запускаю post-translate (или любую другую симуляцию более высокого уровня), получаю варнинг
Код
WARNING:HDLCompiler:89 - "C:/../FIFO_TEST.vhd" Line 86: <fifo> remains a black-box since it has no binding entity.
WARNING:Simulator:648 - "C:/.../FIFO_TEST.vhd" Line 86. Instance fifo is unboundCompiling package standard


Соответственно модуль не синтезируется, на месте его выходов состояние U.

Что я делаю не так? Какую библиотеку надо подключить, чтобы синтезатор увидел FIFO?
Muscat
Чо, и тут я один с таким столкнулся? Больше никто корки не использует?
Kuzmi4
2 Muscat
А Translate дизайна у вас проходит нормально? Или тоже ошибочки какие вываливаются ?
sm.gif
Чиповод
Кажется он не понял, что это корка. У вас стоит опция в синтезе read cores, с указанием папки, где корки искать? Ну и посмотреть на строку 86 так и распирает.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.