modelsim, testbench scripts., Нужны автоматические тесты для процессора Опции

[FROL_256]

Добрый день, уважаемые гуру. Постараюсь описать свою проблему в кратце:
1) Есть процессор, который находится в разработке и куча программ для него. Программы и начальные значения регистров я забиваю прямо в VHDL коде. Затем запускаю на моделсиме фактически вручную смотрю что происходит.
2) Проблемам в том, что если в дизайн процессора были внесены изменения, мне приходится вручную же прогонять все тесты. Сначала запускаю самописный компилятор, который генерит программу в hex виде (вернее он создает прямо VHDL код), затем вставляю полученный VHDL я вставляю в основной исходник процессора (опять же вручную), запускаю моделсим и кликаю по тактам до тех пор пока программа не завершится. Затем проверяю регистр R0, в нем у меня обычно хранится результат.

Подскажите пожалуйста, как лучше организовать систему тестов. Может, поделитесь скриптами (все-равно на чем, но лучше конечно на питоне).
Я не очень большой опыт имею работы с моделсимом. Если можно, опишите пожалуйста в деталях, как лучше организовать такую систему (или где посмотреть).
То есть я конечно в принципе догадываюсь как такое сделать, но мне не хочется писать все с нуля, если уже что-то подобное существует.
Спасибо!

Сообщение отредактировал FROL_256 - Sep 24 2011, 11:45

[FROL_256]

Можно считать что из под винды (Win7). Из под линукса очень редко.

[Джеймс]

Можно считать что из под винды (Win7). Из под линукса очень редко.

Плохо...
Вот полезная страница из архива
http://web.archive.org/web/20000902193847/...ac/ver_eda.html
Советую почитать раздел Productivity tools

UPD. если ссылка не сработает, попробуйте отсюда:
http://wayback.archive.org/web/*/http://ww...ac/ver_eda.html

[FROL_256]

Плохо...
Вот полезная страница из архива
http://web.archive.org/web/20000902193847/...ac/ver_eda.html
Советую почитать раздел Productivity tools

UPD. если ссылка не сработает, попробуйте отсюда:
http://wayback.archive.org/web/*/http://ww...ac/ver_eda.html

Спасибо! Ссылки работают!

Хотя мне бы конечно лучше какие-нибудь тулзы для и верификации именно VHDL. Мне просто нравится VHDL. А так как я делаю в основном для себя то не вижу смысла переходить на SV или что-то еще.
Еще вот всегда было интересно, существует какая-нибудь тулза для визуализации процесса прохождения данных по конвейеру?
Скажем, она на вход берет VHDL, а затем по тактам рисует анимацию, что вот тут сигналы, вот комб. логика, и по тактам вот так данные перемещаются. ИМХО было бы реально полезно.

...

Ясно, спасибо! Ну я так и думаю пока, начать того что написать на VHDL просто много тестбенчей и запускать их в автоматическом режиме.