реклама на сайте
подробности

 
 
> PLB шина Xilinx, Жутко тормозная
D-Luxe
сообщение Sep 3 2011, 07:06
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 347
Регистрация: 24-02-10
Из: Пенза
Пользователь №: 55 642



Почему по шине PLB чтение регистра из ПЛИС занимает порядка 60 тактов.

Хотя в спецификации написано 16.

Как сократить это значение?


--------------------
Нелегко оказаться на верном пути, но куда труднее его пройти.
(с) Уилл Роджерс
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Джеймс
сообщение Sep 28 2011, 21:44
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 462
Регистрация: 20-01-06
Пользователь №: 13 399



Цитата(D-Luxe @ Sep 3 2011, 11:06) *
Почему по шине PLB чтение регистра из ПЛИС занимает порядка 60 тактов.

А кэш может и вообще не при чем, - автор даже не указал, от какого до какого момента проходит 60 тактов.
Go to the top of the page
 
+Quote Post

Сообщений в этой теме


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 16:03
Рейтинг@Mail.ru


Страница сгенерированна за 0.01346 секунд с 7
ELECTRONIX ©2004-2016