Autorouter Expedition2005, как-то некрасиво... Опции

[AlexN]

В общем-то не пользуюсь, тут решил побаловаться.
Результаты какие-то некрасивые, явно видно есть большой простор для наведения лоска. Ясно, что настройка последовательности проходов - то еще икусство, но вот конкретный случай - на рис. Почему-то не улучшает вида проход smooth.
Может где-нибудь заветные галочки есть, может кому-то удается на авторассировке получить более красивые результаты, поделитесь!

Эскизы прикрепленных изображений

 

[Yuri Potapoff]

Полностью поддерживаю fill-а. Тем более, как СВЧ инженер.

Проблемы непараллельных участков, дуг и прочего - это только часть проблем оценки наводок.

Есть еще проблема возрастания сигнала на на большом сопротивлении. Это когда наводки с одинаковым уровнем мощности в двух разных цепях с разной нагрузкой имеют разный уровень по напряжению. Например, одна цепь TTL, другая CMOS - и никакой топор такую схему правильно не разведет, так как там нет даже возможности описать критерии, по которым следует прогладывать трассы. Никакие физические ограничения типа "там поближе" и "тут подальше" не помогут.

Методы моделирования наводок в печатных платах приблизительно одинаковые и у ментора, каденса, и у зукена. Где-то что-лучше, где-то что-то хуже.

Реально я вижу возможность промоделировать топоровскую плату только средствами пакета AWR Signal Integrity. Здесь будет загружена топология полностью и на ней будет сделано полное EM моделирование. Однако это все теоретически. На практике большое соотношение минимальных элементов к размерам платы приведет к очень большому числу ячеек анализа. Поэтому придется делать упрощения.

Что касается заявления DXP по поводу профессионализма при разводке низкочастотных плат, то никто не спорит, здесь он тоже нужен. Но разводка низкочастотных плат есть ремесленничество, типа поставленной на поток хохломской росписи, а разводка плат, где присутствуют СВЧ сиглалы и цифровые цепи - это искусство, типа единичных картин Да Винчи. Соответственно, и краски, и кисточки тоже отличаются.

[Жека]

Есть еще проблема возрастания сигнала на на большом сопротивлении. Это когда наводки с одинаковым уровнем мощности в двух разных цепях с разной нагрузкой имеют разный уровень по напряжению. Например, одна цепь TTL, другая CMOS - и никакой топор такую схему правильно не разведет, так как там нет даже возможности описать критерии, по которым следует прогладывать трассы. Никакие физические ограничения типа "там поближе" и "тут подальше" не помогут.

Но ведь эти критерии существуют? Лично Вы, как СВЧ-инженер, как-то это делаете. Вы что, не можете описать последовательность своих действий? Тогда это не проектирование, а шаманство