Проблема с ПСС в синтезаторе сантиметрового диапазона, Проблема со spur в синтезаторе сантиметрового диапазона Опции

[Master_MW]

Доброго времени суток, уважаемые коллеги. Проблема состоит в следующем. Стояла задача разработать синтезатор частот диапазона 7800-8200 МГц с шагом сетки 1 МГц. Была выбрана схема устройства, отображенная в файле 1.jpg. Фазовый шум у системы в целом оказался довольно неплох (Screen_1.png). Проблема в появлении спуров при изменении частоты DDS, причем их величина особенно велика при частоте DDS 95-105 МГц.(Screen_2.png,Screen_3.png,Screen_4.png), притом спуры DDS на соответствующих расстройках ниже несущей на 95 - 100 дБ, усиливаться они должны в данной схеме на 18 дБ (20*log(8)). Вместе с тем при некоторых значениях частоты DDS величина спуров вполне приемлема (Screen_7.png,Screen_9.png). Может, кто подскажет, в чем дело и какие изменения на до внести в структурную схему, дабы сей эффект исчез ? При недостатке данных остальные необходимые измерения и данные я выложу.Возможно, я не понимаю чего-то элементарного....

Эскизы прикрепленных изображений

 

[Master_MW]

Уважаемые коллеги, я прошу прощения за долгое отсутствие ..... Проверил изложенные здесь соображения по поводу выходу из ситуации. Выход нашелся, благодаря rloc, которому за это я бы хотел сказать отдельное БОЛЬШОЕ СПАСИБО

Master_MW , по Вашей структурной схеме непонятно какие уровни на смесителе, точнее написано минус 15 dbm и 0 dbm , а что куда подается и с какими уровнями на самом деле ?

Сигнал Fvco/8 подается на вход RF смесителя, на вход IF смесителя подается сигнал от DDS. мощности, непосредственно подаваемые на смеситель, равны 0 dBm и -15 dBm по сигналу Fvco/8 и DDS.

Имело бы смысл от этого уйти. Например тупо сделать частоту ФД и опорные частоты 50 Мгц. Ну или разогнать ДДС до диапазона 125-150 мгц и поделить после смесителя не на 9, а на 7 например.

Не помогло ....изменил частоту DDS на величину 200 МГц, делитель соответственно на 8, полосовой фильтр переделал на 800 МГц.... пусть и на других частотах , но спуры остались...
К месту оказалась архитектура, предложенная rloc, что и сняло проблему .... К месту пришлись старые поделки и макетки с предыдущих проектов, что позволило "на коленке" проверить предложенную архитектуру И притом ФШ оказался в полосе основной фАПЧ порядка 4-6 дБ лучше

[khach]

К месту оказалась архитектура, предложенная rloc, что и сняло проблему

Тогда вопрос к rloc теоретического плана. А а какой литературе такая архитектура ( с переменной частотой ФД) описана? И в чем ее "изюминка"? Почему именно это решение помогло избавится от спуров? Т.е нижняя часть с переносом ДДС на разностную частоту с опорой вопросов не вызыват. А вот формула Fvco=Fdds*N1(1+1/N2), а вернее ее член 1+1/N2 очень интересны.А то вот смотрю я на блок-схему ADF4007 и думаю, можно ли ее по подобной блок-схеме синтезатора применить? Вот только у нее коэффициент деления по опоре жестко задан.
Надеюсь, 'Master_MW' простит мне сей вопрос в его теме?

Эскизы прикрепленных изображений

 

[rloc]

Архитектура подробно расписана в патенте у Александра, а также в его книге:
"Frequency synthesizers: concept to product", Alexander Chenakin, Artech House, Dec 2010

(1+1/N2) - получается, если поставить равенство между двумя частотами, приходящими на фазовый детектор: Fvco/N1 - Fdds = Fdds/N2

Прелесть схемы легко понять, если подробно на листочке расписать все преобразования на смесителе n*f1+-m*f2 и многократные отражения спур от 0 и удвоенной частоты делителя. Последнее для меня было менее всего теоретически понятно, продолжаю поиски соответствующей литературы. Единственное, что удалось отыскать - парочка очень полезных статей Fred Walls:

Effect of Aliasing on Spurs and PM Noise in Frequency Dividers
 1380.pdf ( 368.43 килобайт ) Кол-во скачиваний: 389

Correlation Between Upper And Lower Noise Sidebands
 1249.pdf ( 242.69 килобайт ) Кол-во скачиваний: 488


В итоге получается, что спуры от близко стоящих комбинаций частот (как на картинках с частотами 100.0001 и 1000 МГц или 100.0005 и 1000 МГц) просто сливаются с основной.

А то вот смотрю я на блок-схему ADF4007 и думаю, можно ли ее по подобной блок-схеме синтезатора применить? Вот только у нее коэффициент деления по опоре жестко задан.

Можно конечно, если мне не изменяет память, Александр в одной из статей упоминал ADF4002 для этих целей.

К месту оказалась архитектура, предложенная rloc, что и сняло проблему .... К месту пришлись старые поделки и макетки с предыдущих проектов, что позволило "на коленке" проверить предложенную архитектуру И притом ФШ оказался в полосе основной фАПЧ порядка 4-6 дБ лучше

Поздравляю, очень быстро справились. Ждем результатов измерений.