NIOSII - как общаться с внешней логикой?, кроме как делать свой компонент Опции

[Koluchiy]

Здравствуйте, уважаемые гуру.

Простейшая ситуация: есть NIOSII, есть регистры в собственной логике (Verilog).
Надо, чтобы регистры из Верилога были доступны в адресном пространстве NIOS.

В Xilinx это делается при помощи стандартного блока EPC.
Как делать в Altera?
Там есть контроллеры SRAM и SSRAM, но их времянки не слишком подходят.
Можно, конечно, написать свой компонент для SOPC, но неужели нет стандартного решения?

Всем заранее спасибо за ответы.

P.S. Quartus 9.1, т.е. Qsysов всяких нету.
Апгрейд на 10/11 просьба не предлагать.

[gosu-art]

Я сделал один бридж для этих целей(строчек 20-30 кода). Тупо вывел на улицу Авалон ММ и настроил минимальные тайминги (1 такт на запись и 2 на чтение). И всю свою логику делаю под этот интерфейс.

Апгрейд на 10/11 просьба не предлагать.

Да какая то беда у всех с этими 10ми версиями: что у Altium, что у Альтеры - одни баги!