NIOSII - как общаться с внешней логикой?, кроме как делать свой компонент Опции

[Koluchiy]

Здравствуйте, уважаемые гуру.

Простейшая ситуация: есть NIOSII, есть регистры в собственной логике (Verilog).
Надо, чтобы регистры из Верилога были доступны в адресном пространстве NIOS.

В Xilinx это делается при помощи стандартного блока EPC.
Как делать в Altera?
Там есть контроллеры SRAM и SSRAM, но их времянки не слишком подходят.
Можно, конечно, написать свой компонент для SOPC, но неужели нет стандартного решения?

Всем заранее спасибо за ответы.

P.S. Quartus 9.1, т.е. Qsysов всяких нету.
Апгрейд на 10/11 просьба не предлагать.

[Koluchiy]

на случай недопонимания: под "вставить PIO" я имел в виду, что каждому вашему регистру будет соответствовать PIO-регистр (самого регистра может и не быть, тупо - провода наружу). никаких 10000 недостатков тут нет: запись/чтение быстрее некуда, оверхеда нет (или минимум)

Да, я понимал ситуацию несколько иначе...
Такой способ совсем не подходит.