Эффект "защелкивания" выхода в третьем состоянии EPM7032A, Чем объяснить? Опции

[Andre_Pr]

Стоит на плате EPM7032ATC44, кто поставил, не знаю, немцы какие-то, перешивать пока не рискую. Некоторые выводы в третьем состоянии с подтяжками 10 кОм к +3,3В. Замкнув такой вывод на землю и отпустив, не вижу на нем возврата к высокому уровню - что-то меньше вольта остается. Если после этого его коротнуть на + , на нем устанавливается нормальная единичка. К выходам еще подключены входы однонаправленных 245-х буферов, они работают исправно.
И попутный вопрос: выходили ли у кого-то из строя входные/выходные каскады подобной логики? И если это мой случай, спасет ли меня считанная с неисправной CPLD прошивка?

[Andre_Pr]

Всем спасибо, чуть поясню: на том чипе явно реализована схема доступа к JTAG цепочке как с системной шины, так и с отладочного разъема. Именно JTAG сигналы с него и висят на выводах, состояние которых я принимаю за высокоимпедансное (монтажным ИЛИ когда-то его называли).
Поведение, описанное уважаемым EvgenyNik, не вполне укладывается в мое понимание задачи этой схемы: надо обратиться к JTAG из системы - открываем TRI буфер, не надо - освобождаем для доступа от разъема отладки. Впрочем... может для самодиагностики система сами проводочки JTAG тестирует?
А вот что бывают неисправные пины, это радует. Правда я пока выпаивать не буду, паяю на аналогичном чипе макетик, залью, повоздействую на входы, посмотрю на выходы.

Есть такая штука - Bus Hold. Ведет себя так, как описано в первом посте. Не знаю, имеется ли в данной микросхеме, но в Сyсlone II, например, есть.

Нету Bus Hold в этой серии, есть только в EPM7000 с буковкой В.