Эффект "защелкивания" выхода в третьем состоянии EPM7032A, Чем объяснить? Опции

[Andre_Pr]

Стоит на плате EPM7032ATC44, кто поставил, не знаю, немцы какие-то, перешивать пока не рискую. Некоторые выводы в третьем состоянии с подтяжками 10 кОм к +3,3В. Замкнув такой вывод на землю и отпустив, не вижу на нем возврата к высокому уровню - что-то меньше вольта остается. Если после этого его коротнуть на + , на нем устанавливается нормальная единичка. К выходам еще подключены входы однонаправленных 245-х буферов, они работают исправно.
И попутный вопрос: выходили ли у кого-то из строя входные/выходные каскады подобной логики? И если это мой случай, спасет ли меня считанная с неисправной CPLD прошивка?

[EvgenyNik]

Только одно НО - она дает на выходе "честные" нули, а исходная - непонятно низкие уровни.

Я так и не удосужился посмотреть насчёт возможности внутренней подтяжки у MAX7k, но если там можно подтянуть к нулю, то в описанной мной выше схеме на вход TRI надо подавать лог. 1, а ну управляющий вход значение пина - вот тогда и получится, что при внешней единице на выходе тоже лог. 1, а при внешнем нуле выход в третьем состоянии, а делитель из внешней к плюсу и внутренней к нулю подтяжек плывет как заблагорассудится.
Ну и разумеется, убитые входы у этих микрух бывают. Вплоть до успешной работы на выдачу одного из уровней, но невозможность выдачи другого. Или анекдотичные случаи, когда статикой убивается jtag и ПЛМка не программируется при исправно работающей прежней прошивке.