CycloneIII, IO стандарты, SDRAM, Как все это правильно стыкуется Опции

[torik]

Итак. Необходимо подключить к CycloneIII память SDRAM 16 бит. Требование как к памяти так и к ПЛИС - не BGA корпуса.
В этом случае нахожу SDRAM в корпусе TSOP-54 лишь с питанием 3.3В

Вот тут и начинаются проблемы:
- если банк запитать от 3.3В то нужны ли терминирующие резисторы? В отличие от циклона2 тут технология 65нм и потому, слышал я, вообще можно пожечь входы из-за выбросов по фронтам.
- на какой чатоте реально запустить память при 3.3LVTTL?

Где бы найти более-менее вразумительные ответы по поводу IO и их частот, совместимостей и ограничений? Что-то в хандбуке толком не вижу про LVTTL 3.3В

[gosu-art]

Сейчас тоже встал вопрос об использовании или не использовании согласующих резисторов.
Развел плату СIII+2xSDRAM(MT48LC32M16A2P-75)=32разряда. Все линии идут по ТОПу или БОТому, импеданс 63 Ом
Все это дело моделирую в HyperLynx (DD1->CIII; DD7,DD8->sdram)
1. Клок идущий на две микросхемы через резистор 22Ом

2. Одна из линий адреса - без резистора

3. Линия данных DQ (одна из самых длинных) СIII->sdram без резистора


4. И самое интересное - DQ СIII<-sdram

Овершуты до 4,5В явно цыклончику это не понравится.
5. DQ СIII<-sdram с резистором 47 Ом


Вроде полегчало...
Многие пишут, что и без резисторов все работает на УРА. Но я не стал рисковать и поставил резюки на клок и линии DQ, потом, конечно, на живой плате поэкспериментирую как следует.
Может какие буфера специальные использовать нужно на CIII?