Снижение энергопотребления Опции

[BarsMonster]

Допустим наша цель - минимальное потребление для процессора на частоте 1Мгц / во время простоя без выключения питания. Какой техпроцесс обеспечивает это? Т.е. понятно что на 90нм уже большие токи утечки... Или при достаточно низком напряжении питания 90нм все-равно будет лучше чем 350?

Какие есть технологические/схемотехнические способы по снижению crowbar тока во время переключения?

Со способом уменьшения потребления путем уменьшения кол-ва переключений (перемещая "glitchy-logic" в конец) - понятно.

[Jurenja]

Потребление на 1МГц и при простое будет меньше у технологии, которая:
1. Может обеспечить функционирование на нужной частоте при как можно меньшем напряжении питания.
2. Имеет меньше паразитные емкости.
3. Не имеет при таком напряжении питания заметных утечек затворов МОП транзисторов

Величины из п.п. 1 и 2 входят во всем известную формулу для мощности переключения цифрового элемента (W=F*C*V^2) и обычно улучшаются при уменьшении проектных норм.

В общем случае технологии 90 нм обеспечивают меньшее потребление чем 350 нм. Но у многих технологий 90 нм есть утечка затвора, что может существенно ухудшить энергосбережение в простое. Но каждый вариант технологии нужно будет подробно рассматривать.

[BarsMonster]

В общем случае технологии 90 нм обеспечивают меньшее потребление чем 350 нм. Но у многих технологий 90 нм есть утечка затвора, что может существенно ухудшить энергосбережение в простое. Но каждый вариант технологии нужно будет подробно рассматривать.

Да, в этом и вопрос... И не только утечка затвора, но и утечка сток-исток в закрытом состоянии...