Группа: Свой
Сообщений: 479
Регистрация: 8-03-10
Из: Россия, Москва
Пользователь №: 55 849
Допустим наша цель - минимальное потребление для процессора на частоте 1Мгц / во время простоя без выключения питания. Какой техпроцесс обеспечивает это? Т.е. понятно что на 90нм уже большие токи утечки... Или при достаточно низком напряжении питания 90нм все-равно будет лучше чем 350?
Какие есть технологические/схемотехнические способы по снижению crowbar тока во время переключения?
Со способом уменьшения потребления путем уменьшения кол-ва переключений (перемещая "glitchy-logic" в конец) - понятно.
Графики няшные, но это симуляция, а в реальности может быть все сильно по другому...
Проблема утечек на мелких проектных нормах стоит остро, поэтому все виды утечек были добавлены в модели. И параметры моделей, которые задают значения утечек, задаются на основе измерений тестовых структур. Одним словом - симуляции утечек можно верить, неправды там не больше чем +-5...10%.
--------------------
Человек учится говорить два года, а молчать - всю жизнь
Группа: Свой
Сообщений: 74
Регистрация: 22-12-08
Из: Москва
Пользователь №: 42 669
Цитата(Jurenja @ Nov 21 2011, 09:16)
Одним словом - симуляции утечек можно верить, неправды там не больше чем +-5...10%.
При этом, правда, нужно учитывать возможность технологических отклонений. Модели для углов SS, TT, FF у меня дают очень большое различие по утечкам - почти 2 порядка между SS и FF.
Снижение энергопотребления
Nov 15 2011, 14:33
