Как из .brd извлечь длины трасс с учетом Z axis delay? Опции

[sast777]

нужно для выравнивания длин трасс на мезанине, подключаемом к Xilinx ML605.brd
В проекте ML605 .brd сделано выравнивание длин в дифф парах, и так как проводники пары идут от FPGA к разему в одном слое, они не учитывали Z axis.
(Setup>Constraints>Modes>Electrical Modes> чекбокс "Z axis delay" пустой)
Мне на мезанине надо выровнять и пары между собой; пары идут по 5 и 14 слоям, между 5 и 14 миллиметр. Многовато.

как вывести из Allegro PCB Editor длины трасс в дифф парах с учетом Z axis,
или еще лучше - propagation delay time pin-to-pin (c учетом propagation velocity factor in via ), порядка 30 цепей.

[Uree]

Генерите "Etch Length by Net Report". Путем несложных преобразований этого отчета получаете список длин нужных цепей. Дальше эти длины закладываются в констрейны проектируемой платы в часть Delta установки Relative Delay Match Group-ы.
А Z-axis delay здесь будет мало актуален - ведь это диффпары, если будете переходить со слоя на слой, то переходить обоими трассами, значит выравнивание внутри трассы останется на месте. А выравнивать трассы между собой с точностью пары мм... можно конечно, если Вам реально важна временная точность порядка 10-15пс, только тогда не забудьте прописать Pin Delay в компонентах своей платы и откуда-то извлечь их из ML605
Правда все просто? Вы точно уверены, что это необходимо?