Как из .brd извлечь длины трасс с учетом Z axis delay? Опции

[sast777]

нужно для выравнивания длин трасс на мезанине, подключаемом к Xilinx ML605.brd
В проекте ML605 .brd сделано выравнивание длин в дифф парах, и так как проводники пары идут от FPGA к разему в одном слое, они не учитывали Z axis.
(Setup>Constraints>Modes>Electrical Modes> чекбокс "Z axis delay" пустой)
Мне на мезанине надо выровнять и пары между собой; пары идут по 5 и 14 слоям, между 5 и 14 миллиметр. Многовато.

как вывести из Allegro PCB Editor длины трасс в дифф парах с учетом Z axis,
или еще лучше - propagation delay time pin-to-pin (c учетом propagation velocity factor in via ), порядка 30 цепей.

[sast777]

2 Uree:

Нюанс в том, что и Data, и Strobe - каждый есть пара LVDS, 400MHz max;

Пункт 5.5.2.2 - согласен, перевод исчерпывающий. И вот тут-то на следующей строке:
5.5.2.3
a. bla bla bla
b. The difference in track length between the Data and Strobe signals shall be less than 5 % of the track length and no more than 5 mm

Если хотите лучше понять о чем речь, сюда плз. тыц

Зачем мой топик - сначала p. 43, "5.5 PCB and backplane tracking", потом p. 50, Table 6: Example jitter and skew budgets at 400 Mb/s, "PCB/connector skew"

Возвращаясь к теме, жаль, что в Allegro нет такого репорта - трассы с учетом длин переходов. Правда в Expedition год только как появился.
То есть подразумевают использовать DesignLink.

Сообщение отредактировал sast777 - Nov 26 2011, 18:46