Как из .brd извлечь длины трасс с учетом Z axis delay? Опции

[sast777]

нужно для выравнивания длин трасс на мезанине, подключаемом к Xilinx ML605.brd
В проекте ML605 .brd сделано выравнивание длин в дифф парах, и так как проводники пары идут от FPGA к разему в одном слое, они не учитывали Z axis.
(Setup>Constraints>Modes>Electrical Modes> чекбокс "Z axis delay" пустой)
Мне на мезанине надо выровнять и пары между собой; пары идут по 5 и 14 слоям, между 5 и 14 миллиметр. Многовато.

как вывести из Allegro PCB Editor длины трасс в дифф парах с учетом Z axis,
или еще лучше - propagation delay time pin-to-pin (c учетом propagation velocity factor in via ), порядка 30 цепей.

[Uree]

NDA, но немного сказать можно - к процу от броадкома цепляется 32-х битная ддр3.
Гектаров никаких нет, полный размер платы 192х140мм.

А вот так выглядит кусочек с памятью:



Отркывать какие-либо топики на тему бессмысленно - все дизайны верифицируются броадкомом. Машину инициализации памяти они проверяют, корректируют и дают в закрытом виде. Мы знаем, что там есть какие-то регистры, но не знаем как оно работает и что на что и как влияет. Так что простора для фантазии мало, зато есть жесткие требования - какая группа, к какому клоку/стробу с каким опозданием и разбросом должна быть выравнена. Такие дела...