Скорость выполнения кода из флеша и ОЗУ у Cortex-M3 Опции

[pirx]

С одной стороны у Cortex-M3 при выполнении кода из ОЗУ для выборки команд и данных будет использоваться лишь одна шина.
Но с другой стороны на больших тактовых частотах приходится включать дополнительную задержку перед чтением из флеша (для STM32F103 два периода тактовой частоты при 48 MHz < SYSCLK <= 72 MHz, если я правильно понял даташит).
Будет проигрыш или выигрыш в скорости при размещении кода в ОЗУ?
Проверить на практике мне затруднительно – нужно разбираться со скриптами линкера и прочим.