Проект в MAX+PLUS II, О включение ядра pci_t32.sym в Verilog файл. Опции

[Волощенко]

Здравствуйте!
Есть ядро PCI, оно в директории c:\MegaCore\lib\pci_t32.sym. Я создаю проект на основе *.gdf и вставляю символ ядра в схему, а далее нужно все делать в графическом редакторе.
Но хотелось бы работать в Verilog, большой проект и мне так проще. Но не знаю, как в этом случае поступить, похоже, что при работе с ядрами в MAX+PLUS II, все приспособлено только для работы графическом редакторе. Подскажите, пожалуйста, как это sym-ядро приспособить к файлу в Verilog, и работать далее с этим файлом как главным.
Спасибо за обстоятельный ответ.