|
В будущей разработке планирую использовать DDR3 вместе с Kintex-7.
Частота работы DDR3 800МГц (1600Mb/s).
Соответственно будет использоваться IP DDR3 SDRAM memory interface core.
Возник вопрос по рабочим частотам для этой core.
Читаю:
7 Series FPGAs
Memory Interface
Solutions
User Guide
(UG586)
раздел Clocking Architecture (стр. 67)
Так понимаю, что для работы необходимо 2 частоты: CLKREF и SYSCK.
CLKREF должна быть 200 МГц.
А вот каково значение SYSCK для моих требований? Правильно ли я понимаю, что в моём случае она будет 400МГц (значение умножителя M=8 и делителя D=2 для PLL)?
|
DDR3 и Kintex-7
Jan 4 2012, 17:58
