реклама на сайте
подробности

 
 
> Не симулируется pll Modelsim 6.5
Kokos
сообщение Dec 10 2012, 12:38
Сообщение #1


Участник
*

Группа: Свой
Сообщений: 54
Регистрация: 5-11-10
Из: Санкт-Петербург
Пользователь №: 60 667



Пытался смоделировать умножитель частоты но не получается.
Не понимаю почему на выходе при моделировании всегда 0? Кто-нибудь сталкивался с таким? как можно решить?

CODE
`timescale 1 ps / 1 ps
module after_definder (

input wire clk

);

wire out_pll;
wire loc;

pll_1 pll_x8(
.inclk0(clk),
.areset(1'b1),
.c0(out_pll),
.locked(loc)
);

endmodule
//testbentch
`timescale 1 ps / 1 ps

module after_definder_tb;

reg clk;

after_definder model(.clk(clk));

initial
begin
clk=0;
end

always
begin
#5000 clk=~clk;
end

endmodule
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 21:06
Рейтинг@Mail.ru


Страница сгенерированна за 0.01376 секунд с 7
ELECTRONIX ©2004-2016