Моделирование блока памяти Опции

[radiomax1]

Да вы правы здесь особенно ничего сложного нету. Кроме одного. Синтеза адресного дешифратора, который почему то должен соединять паралельные микросхемы. В методичке указано что паралельно соедин. при наращивание разрядности-а здесь последовательное соединение ибо есть наращивание обьема. Но в примере о дешифрат. указано что он должен соединяться с CS, то есть их должно быть 4. Потому хотелось бы узнать где в литературе или в нете есть детальное пояснение синтеза а. дешифратора. Ибо этот момент не очень мне понятен. Ибо в моей методичке указано-какой то начальный и окончательный адрес в 2ичной форме. А откуда он взят. Потом с помощью дднф окончательно приведена схема синтеза 2кб*8 из 1кб. Или подскажите как по аналогии синтезировать АД на 1кб по 256?

[Семин]

Именно в таком виде описание дешифратора, действительно наверное не найти. Научили вас ходить, так и ходите, научили ездить - ездийте.
Кому придёт в голову расписывать каждый шаг, да ещё для каждого отдельного случая?
Модуль 256*8 состоит из 2х 128*8, тот в свою очередь из 2х по 64*8 и так далее. Из 2х модулей 256*8 собирается 512*8, потом 1024*8,.... .
Все наращивания происходят по одним и тем же правилам. И расписывать каждый из них отдельно, наверное нет никакой необходимости.
Возможно здесь нужно начать с 1*8, потом перейти к 2*8, 4*8, 8*8.... и так постепенно доползти до 2048(2К)*8. Но обычно, усвоив первые
2, 3 шага, дальнейшие уже не понадобятся.

[kovigor]

Потому хотелось бы узнать где в литературе или в нете есть детальное пояснение синтеза а. дешифратора. Ибо этот момент не очень мне понятен. Ибо в моей методичке указано-какой то начальный и окончательный адрес в 2ичной форме. А откуда он взят. Потом с помощью дднф окончательно приведена схема синтеза 2кб*8 из 1кб. Или подскажите как по аналогии синтезировать АД на 1кб по 256?

Как минимум, в книжках Пухальского и Новосельцевой это должно быть описано. Ну и "Азбуку ..." Лобанова гляньте, хотя тут я ничего не обещаю ...

[radiomax1]

Так я ведь не буду каждую ячейку памяти рассматривать. Наведу пример что есть у меня (2К*8 по 1К*8). Число выходов 2. А входов соответсвенно определяется обьемом та выделеным пространством адрес. Последнее утверждение не очень понятно. В общем начинается синтез из табличного представления. Там Анач. 1110000000000000 0(Анач2-1110010000000000). Акон.-11100011111111110(2-1110011111111111). На основ. которого построен. лог. выраж.: CS1=(А15_v А14_ v А13 _ v А12 v А11) v А10. CS2 отличается тем что А10_ с инверсией. А далее уже не так сложно построить комб. схему. Но откуда берутся эти начальные и конечные адреса. Недумаю что это запись 1кб или 2 кб. И как эти 4 адреса переводяться в логические выражение? Потом у меня выше на форуме есть рисунок и там дешифратор несколько другой хотя тоже для такого же блока памяти. И там есть адресные выходы А11-А15 хотя в схене лиш до А9. Там всего три элемента 'или и один "1". Ночто мне делать в моем варианте?

На счет книг то я смотрел учебники Новикова, Хижмы но АД там нету. И сомневаюсь что и в этих книгах оно будет. Если найдете был бы благодарен уведомить ибо сейчас использую лиш моб. нет потому книг не будет возможности закачать в ближайшие два дня.

Так откуда взялись эти начальные и конечные адреса вы можете подсказать или они как то выбираются произвольным образом. Это связано с 16-разр. шиной. Вижу что в конечном адресе все 1 не считая первой части, а в начальном-0. Но начальные части начальных и конечных адресов как раз одинаковые. Потом как перевести их в логическое выражение. Вижу что они ориентируются по вторым адресам. Где первые три единицы-А15...А13, следуещие два 0 А12-11. Они обьединены дисюнкцией. А10-одно с инверсией. То есть если в моем случае должно быть 4 микросхемы, то наверное должно быть 4 CS. Здесь расчеты как делать. Или сдесь надо лиш два CS. Ведь в моем примере лиш есть Анач. и Акон.(с 2 вариантами). А как быть с 4 схемами. Там что должно быть 4 варианты. И Акон. и Анач. Это что число недостающих адресных выходов. То есть А15-А10?

Здесь может быть и 10разрядная шина. Тогда для дешифратора подойдет оставш. две линии А8 и А9 как первые 7 соединены непосредственно с шиной адрес-тогда код дешифратора CS1-4: 00,01,10,11. Так подсказали мне на форуме з-за океана-но надо ли здесь именно 10 разрядов. И как это логическое выражение обьединить-дисюнкцией или коньюнкцией. На основание этого можно рисовать саму схему. Но как это сделать чтобы в АД было 4 выхода CS1 и два входа А8.А9?

[Ruslan1]

radiomax1, после такого количества неграмотных постов все-таки спрошу: Вы в школе русский язык изучали? Ну нельзя же, право, столько ошибок делать, даже если этот язык Вам и не родной. Судя по применению (точнее, неприменению) Вами запятых, Вы, скорее всего, больше английским пользуетесь. Я так понимаю, учитесь-то Вы на русском, и может даже работать будете в русскоязычном коллективе (то есть писать Вам еще много на этом языке придется).

Ну попробуйте хотя бы при написании сообщений на Электрониксе обращать внимание на то, что слова, написанные с орфографическими ошибками, подчеркиваются красным и при нажатии правой кнопки мышки предлагаются варианты с правильным написанием.