реклама на сайте
подробности

 
 
5 страниц V  « < 3 4 5  
Reply to this topicStart new topic
> OpenSource DMA for Virtex 5, проект на www.ds-dev.ru
Antonx86
сообщение Mar 12 2014, 05:54
Сообщение #61





Группа: Новичок
Сообщений: 3
Регистрация: 10-02-14
Пользователь №: 80 421



dsmv, добрый день,

в http://ds-dev.ru/issues/65 обратил внимание на вопрос о генерации ISE 14.5.

я сгенерировал ядро pcie для Artix 7 на ISE 14.7 (во вложении)
приложил принтскрины с настройками генерации
(в случае если настройки не верные - могу сгенерировать заново)
надеюсь, что это поможет решить проблемы с моделированием
Прикрепленные файлы
Прикрепленный файл  Artix7_DMA.rar ( 1.56 мегабайт ) Кол-во скачиваний: 29
 
Go to the top of the page
 
+Quote Post
dsmv
сообщение Mar 12 2014, 09:46
Сообщение #62


Местный
***

Группа: Свой
Сообщений: 451
Регистрация: 6-09-05
Из: Москва
Пользователь №: 8 284



Настройки нормальные. Хотя у меня есть некоторые отличия:

Payload - 256 байт, пока в компьютерах нет поддержки 512 байт (по крайней мере я не встречал)

И я ставлю "Buffering Optimized for Bus Mastering Application"

Вчера я обновил ядро - сделал на 14.6; Стало лучше, но полностью ещё не работает. Попробую на этом.

Go to the top of the page
 
+Quote Post
dsmv
сообщение Mar 17 2014, 12:59
Сообщение #63


Местный
***

Группа: Свой
Сообщений: 451
Регистрация: 6-09-05
Из: Москва
Пользователь №: 8 284



Проверил с ядром от ISE 14.7 - не работает.

Проблема на передаче запроса чтения от HOST к ПЛИС.


Отправляю два пакета - пакет записи проходит нормально, пакет чтения - не доходит до ПЛИС.

Узел xilinx_pcie_rport_m2 тот же самый что и в остальных проектах, видимо проблема в самом IP Core; Для моделирования использую Active-HDL 9.3 SP1 и библиотеки для ISE 14.7;

Куда копать - не знаю.

Go to the top of the page
 
+Quote Post
Antonx86
сообщение Jun 10 2014, 00:32
Сообщение #64





Группа: Новичок
Сообщений: 3
Регистрация: 10-02-14
Пользователь №: 80 421



dsmv, добрый день,
измеряли ли Вы скорость обмена информацией PC->FPGA->PC для платы SP605 ?
т.е. скорости в одном направлении у Вас предоставлены http://ds-dev.ru/projects/ds-dma/wiki/Sp605_lx45t_core
а вот про одновременный обмен от компьютера к ПЛИС и обратно я информацию не нашел ...
Какую теоретическую скорость можно добиться PC->FPGA->PC на плате SP605 с помощью Вашего проекта?
Go to the top of the page
 
+Quote Post
dsmv
сообщение Jun 20 2014, 13:46
Сообщение #65


Местный
***

Группа: Свой
Сообщений: 451
Регистрация: 6-09-05
Из: Москва
Пользователь №: 8 284



Цитата(Antonx86 @ Jun 10 2014, 03:32) *
dsmv, добрый день,
измеряли ли Вы скорость обмена информацией PC->FPGA->PC для платы SP605 ?
т.е. скорости в одном направлении у Вас предоставлены http://ds-dev.ru/projects/ds-dma/wiki/Sp605_lx45t_core
а вот про одновременный обмен от компьютера к ПЛИС и обратно я информацию не нашел ...
Какую теоретическую скорость можно добиться PC->FPGA->PC на плате SP605 с помощью Вашего проекта?


Конкретно на SP605 не измерял, но по аналогии с другими модулями пропускная способность будет делиться пополам. Т.е. следует ожидать ~ 80 Мбайт/с
Go to the top of the page
 
+Quote Post

5 страниц V  « < 3 4 5
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 27th August 2025 - 11:51
Рейтинг@Mail.ru


Страница сгенерированна за 0.02089 секунд с 7
ELECTRONIX ©2004-2016