Возможности современных ПЛИС в задаче цифровой фильтрации Опции

[SM]

Ну тогда это уже не FFT а DFT будет

Это Вы о чем? FFT, оно, вообще то, тоже DFT. Я писал лишь о более глубоком распараллеливании FFT (именно FFT), чем это позволяют стандартные FFT-корки. Хотя, RobFPGA уже дал примерную оценку такого решения.

[:-)]

А если ещё немного уточнить.
Положим, взять ПЛИС XC6VLX130T. В ней 480 умножителей. Максимальная рабочая частота DSP-блока - 600 МГц. Пусть частота дискретизации 4 ГГц. Пусть требуется КИХ-фильтр порядка 250. Пусть также требуется после фильтрации выполнить децимацию на 7.

Тогда требуемые ресурсы оценочно получаются: (4ГГц/500МГц)/2 = 4. 250*4=1000. 1000:7 ~ 150. Т.е. с первого взгляда, как будто бы, вполне реализуемо. Верно я понимаю?

[SM]

Тогда требуемые ресурсы оценочно получаются: (4ГГц/500МГц)/2 = 4. 250*4=1000. 1000:7 ~ 150. Т.е. с первого взгляда, как будто бы, вполне реализуемо. Верно я понимаю?

Да, расчет правильный. С учетом того, что ячейка DSP48E1 имеет всего лишь один умножитель, получится: 480*2(симметрия КИХ)*7(коэфф.децимации)=6720 эквивалентных умножения. Если это поделить на 256 (длину КИХ), то получим аж 26 раз, а, значит, можно работать даже на скромных 153 МГц.