Насколько плотно можно положить проводники в проекте DDR3, хочу понять чем мне это грозит Опции

[PCBExp]

У меня процессор (та его часть которая смотрит в память) и 2 чипа поместились на неполном квадрате 27 х 27 мм. Это не моя прихоть - это обстоятельства... Перечитал несколько документов (и то что в этой ветке выкладывали) по этой теме и пришел к выводу что надо как минимум иметь зазор между проводниками (например линиями данных) 1.5 а лучше 2W (ширины самого проводника) . У меня ширины проводника 0.1 мм. Процессор будет работать на частоте 1 ГГц. Память DDR3 будет 400-MHz Clock (DDR-800 Data Rate). Зазор между этим адовым куском и всей остальной схемой смогу выдержать 3 мм. Будет свой полигон питания для памяти. Земляной полигон один на всю цифровую процессорную часть. Другой серьезный документ требует не меньше 4W. Хочу понять чем рискую.

[PCBtech]

Я Вас правильно понимаю - Стремиться нужно к тому чтобы по возможности везде было 40 Ом или около того?

Наверное, все-таки к 50 Ом надо стремиться, мы обычно так делаем, но надо смотреть рекомендации производителей памяти и контроллера.
Или моделировать.

Во внешнем и внутреннем слоях при этом ширина проводника будет разная, поэтому я и говорил про 0.15 - только для внешних слоев,
чтобы приблизить их к 50 Ом.

[PCBExp]

Наверное, все-таки к 50 Ом надо стремиться, мы обычно так делаем, но надо смотреть рекомендации производителей памяти и контроллера.
Или моделировать.

Во внешнем и внутреннем слоях при этом ширина проводника будет разная, поэтому я и говорил про 0.15 - только для внешних слоев,
чтобы приблизить их к 50 Ом.

Спасибо. Внутренние слой перелопатить попроще. С внешними совсем труба

[VladimirB]

Выравнивать лучше не в миллиметрах, а в наносекундах задержки распространения (рассчитать позволят калькуляторы Polar или Saturn). Во внешних и внутренних слоях удельные задержки (ns/mm) будут у Вас всего скорее разными. Кроме того надо учитывать добавку длинны переходными отверстиями.

А ещё задержку от шариков BGA корпуса до кристалла микросхемы
Например в средних ПЛИС разница задержек между выводами может достигать 2см, даже в пределах одного банка.

Поэтому выравнивать можно хоть до фемтосекунд с учётом силы Кориолиса, только на фоне 2см разностей длинн внутри корпуса это выглядит очень смешно. Для ПЛИС Xilinx эта информация легко доступна и при использовании серьёзного САПР её можно учесть, но производители процессоров обычно забывают делится такими данными.

Я Вас правильно понимаю - Стремиться нужно к тому чтобы по возможности везде было 40 Ом или около того?

У вас резистор на ZQ 240Ом, в DDR3 его сопротивление обычно на 6 или на 7 делится и получается 40 или 34 Ом ODT на ногах данных.
А шина управления терминируется внешними резюками - там уж как хотите, но обычно чем меньше сопротивление дорожек, тем лучше переходные процессы в Гиперлинксе выглядят.

З.Ы. Хотя мне однажды монтажники на DDR2-800 запаяли терминаторы 470Ом вместо 47 - работало.

[vladec]

Можете подкинуть ссылку на эти калькуляторы?

Сатурн был свободный, поищите в сети. Раньше можно было скачать с их сайта www.saturnpcb.com
Полар лучше но он коммерческий - вот их сайт http://www.polarinstruments.com/

[PCBExp]

.....У вас резистор на ZQ 240Ом, в DDR3 его сопротивление обычно на 6 или на 7 делится и получается 40 или 34 Ом ODT на ногах данных.
А шина управления терминируется внешними резюками - там уж как хотите, но обычно чем меньше сопротивление дорожек, тем лучше переходные процессы в Гиперлинксе выглядят.
.....

To VladimirB Значит ли это что импеданс в 40 Ом особенно критичен на диниях данных а на остальных линиях значение может быть выше. На этих 32+4 дифпары +DQM я наверное смогу обеспечить это значение.

To vladec. Спасибо - попробую скачать и посчитать

[bloody-wolf]

на самом деле для ддр3-800 можно сильно не париться с 40 омами, достаточно иметь везде SE импеданс 50 ом +/- 10%, а на диф.парах соответственно 100 ом. на такой скорости гарантированно будет работать.
крайне желательно развести байты данных и соответствующий клок данных в одном и том же слое. адреса и управление можно тасовать как угодно. (в разумных пределах)
еще я бы присоватовал не выравнивать длины такими гармошками. у вас ведь куча места около чипов - используйте его, т.е. вместо серпантина на дороге можно просто сделать это дорогу большим полукольцом. ну или пользуйте тромбон, вместо змейки - чем меньше загибов - тем лучше и кошернее.
Выравнивать, как и сказали, лучше в единицах времени, а не длинны, если вы работаете в аллегре - то там тупо в констрейнах задавать например 5ps вместо 0,1mm и все. Хотя для такой частоты выравнивание кажных дорог можно делать и +/-0,5 и даже 1мм и все будет работать, это если уж вы в мм задаете выравнивание. Тут главное - выравнять дороги внутри диф.пары. это крайне важно и критично.

импедансы в 40 ом и иные вещи про расстояния между дорогами и т.д. это скорее применимо к памяти 1600/1866МГц и более, а тут даже при херовом контроллере памяти со стороны проца все равно таки заработает. Промоделить это конечно можно и нужно, особенно если есть время и IBIS модели чипов, но можно и не моделить.

на счет стекапа, если вы делаете дороги 0,1мм, то лучше сделать дороги по 18 мкм на всех слоях. тогда получится что-то типа того. всё в микронах.



а еще более правильно - написать письмо изготовителю PCB с запросом стекапа под вашу толщину и количество слоев, и не заморачиваться с софтом, а использовать готовые посчитанные для вас данные геометрии трасс.

както так, наверное.

[Uree]

bloody-wolf, а почему все расчеты делаете для случая трасс с землей? На самом деле такая ситуация ведь будет только для "наружных" трасс группы, да и то, только с одной стороны. Потому как сигнальных соседей принимать за землю вряд ли корректно.

[PCBExp]

У меня все линии данных DQS/DQSn/DQN идут в верхнем и нижнем слоях с двумя отверстиями. Адреса-управление и прочие FLY-TO моргают в 1,3,6 и 8 слоях

Относительно тромбона и аккордеона я не понял. Качественный показатель "лучше и кашернее" можно как-нибудь в цифрах представить? Я в принципе не против тромбона или полукольца, но аккордеон позволяет компактно "уложиться". У меня очерчена граница за которую я бы не хотел вылезать. Разглядывал два рефдизайна производителя процессора. В обоих дизайнах именно гормошки - аккордеоны. Места там полно. Я решил что это индивидуальные предпочтения или особенности САПР.

Идея выравнивать в секундах мне и раньше покоя не давала. Видимо созрела. Следующий вопрос к знатокам MG как в этой вкладке указать или понять задержку?

Эскизы прикрепленных изображений

 

[bloody-wolf]

bloody-wolf, а почему все расчеты делаете для случая трасс с землей? На самом деле такая ситуация ведь будет только для "наружных" трасс группы, да и то, только с одной стороны. Потому как сигнальных соседей принимать за землю вряд ли корректно.

потому, что видимо был бухой =) конечно же надо сигнальный слой без земли брать, хотя и с землей примерно похоже будет, ну будет что-нить вместо 51 ома 55 или 57, по большому счеты на скоростях ТСа это никак не скажется.
и как я уже написал - самое правильное это написать письмо изготовителю плат и получить от него готовый стэкап.

[PCBExp]

....
и как я уже написал - самое правильное это написать письмо изготовителю плат и получить от него готовый стэкап.

Я уже спросил производителя. Он похоже меня не понял... . Он на полном серьезе без смайлов сказал, что сделает то что мне нужно. Если это будут стандартные материалы то будет дешевле. Если редкоиспользуемые толщины препрегов - то дороже. Ширины проводника/зазора - 0.1/0.1мм и via grid-0.02 мм его вообще никак не возбудили. Я выбрал стандартные значения - вписался в 1.6 мм (если конечно толщину фольги считать 0.035 а не 0.04

Эскизы прикрепленных изображений

 

[Uree]

Для сигнальных слоев с трассами 0.1мм лучше использовать 18мкм медь - и проще и дешевле будет. Для плэйнов питаний 35мкм, но надо смотреть, реально ли столько нужно.

[bloody-wolf]

если коротко и своими словами так сказать, то целостность сигнала, выравненного тромбоном или кольцом будет лучше, чем у серпантина, особенно, у сильно сжатого серпантина, т.к. каждый сегмент начинает влиять на соседний, соответственно, чем меньше сегментов и чем они длиннее тем лучше. Опять же каждый угол это небольшая потеря емкости проводника по отношения к прямому сегменту, соответственно на каждом повороте будет плавать импеданс и в том числе будет переотражаться сигнал, а это не к чему, мы ведь не антенну делаем, а сигнальную линию.
Ну и сегменты должны быть больше чем время нарастания сигнала, т.е. относительно длинными и соответственно их количество небольшое => т.е. получается как бы тромбон, а не серпантин.
Посмотрите кстати картинки напряженности (тока) э/м поля антенны которая скручена меандром, как раз она излучает на прямом участке ДО начала меандра и дальше - на всех углах.
можно еще почитать
Understanding Signal Integrity
Авторы: Stephen C. Thierauf примерно 190 страничка в книге от 2011года.



7. The Study and Implementation of Meanderline Antenna for an Integrated Transceiver Design
— MinJie Ma, Kai Deng

[PCBExp]

если коротко и своими словами так сказать, то целостность сигнала, выравненного тромбоном или кольцом будет лучше, чем у серпантина, особенно, у сильно сжатого серпантина, т.к. каждый сегмент начинает влиять на соседний, соответственно, чем меньше сегментов и чем они длиннее тем лучше. Опять же каждый угол это небольшая потеря емкости проводника по отношения к прямому сегменту, соответственно на каждом повороте будет плавать импеданс и в том числе будет переотражаться сигнал, а это не к чему, мы ведь не антенну делаем, а сигнальную линию.
Ну и сегменты должны быть больше чем время нарастания сигнала, т.е. относительно длинными и соответственно их количество небольшое => т.е. получается как бы тромбон, а не серпантин.
Посмотрите кстати картинки напряженности (тока) э/м поля антенны которая скручена меандром, как раз она излучает на прямом участке ДО начала меандра и дальше - на всех углах.
можно еще почитать

Спасибо за информацию. Есть над чем подумать.

Сообщение отредактировал PCBExp - Jan 13 2017, 11:23

[fill]

Можете подкинуть ссылку на эти калькуляторы?

Зачем вам сторонние калькуляторы если переключившись на создание ограничений в Constraint Manager (CES) вы можете эти самые ограничения как задавать, так и видеть в значениях задержек а не длин?

[PCBExp]

Зачем вам сторонние калькуляторы если переключившись на создание ограничений в Constraint Manager (CES) вы можете эти самые ограничения как задавать, так и видеть в значениях задержек а не длин?

Можете подсказать как включить этот CES? Во время создания проекта галку CES не поставили! Сейчас иконка CES недоступна- бледная