Процессоры фирмы "Элвис", интересные решения с точки зрения математика Опции

[klop]

...Кто им мешает спроектировать следующие чипы по 0,13?
Тем более, что наконец-то деньги из гос.бюджета выделяют, почти 1 млрд$,
на новую фабрику с такой технологией в Зеленограде. Сейчас лень искать ссылки.

А кто, в действительности?

Вы верите, что такая фабрика будет введена в строй в разумный срок, за указанную Вами сумму?

Никто особо в енто конечно не верит. То есть 1G$ конечно инвестирован конечно будет(кто бы сомневался). А вот насчет выхода годных изделий енто извините. Ну да не в деньгах счастье.
Для того что бы такой завод работал и окупался нужны правильный менеджемент, квалифицированный персонал и т.д. Так как всего етого нет и не предвидится то весь проект окажется новой Потемкинской деревней. Ну будут к каждому 23 февраля выдавать партию чипов со себестоимостью 1K$/штука.

[bve]

Ну, повысит Элвис частоту ядер - а толку-то?
Мизерная для многих задач внутренняя память, узкий канал обмена в виде навешенных на одну шину
портов ввода-вывода, внешнего порта и управляющего контроллера ( который имеет не супер-какой кэш )
все это затормозит обработку.
Проще взять от AD какой-либо 2136Х, задействовать аккумулятор ( 80 разрядов ) и далеко обогнать поделки от Элвиса.

[2589]

Ну, повысит Элвис частоту ядер - а толку-то?
Мизерная для многих задач внутренняя память, узкий канал обмена в виде навешенных на одну шину
портов ввода-вывода, внешнего порта и управляющего контроллера ( который имеет не супер-какой кэш )
все это затормозит обработку.
Проще взять от AD какой-либо 2136Х, задействовать аккумулятор ( 80 разрядов ) и далеко обогнать поделки от Элвиса.

В чипах Элвиса, начиная с 1892ВМ5Я (МС-0226), используется коммутатор, а не общая шина, см. ниже.

Принципиально новым архитектурным решением является внутренняя коммутационная среда процессоров. Все ресурсы микросхем объединяются посредством глобального внутреннего коммутатора AMBA AXI 3, что позволяет преодолеть ограничения традиционных шинных архитектур.

Вырезка отсюда. Или здесь структурная схема.
Внутри от 2 до 8 Мбит, в новых чипах интерфейсы SpaceWire (400 Мбит/с, 10м.) и sRIO (4 Гбит/с).
Сравнивать 2136Х лучше с МС-0226, мы уже говорили, что МС-24 на уровне 21160.

[bve]

Ну и представьте себе, что Вы задействовали Link'и на ввод данных от аппаратуры и хотите крутить БПФ с подкачкой данных из внешней памяти и выгрузкой результатов туда-же. Даже если switch - действительно разделит потоки - упретесь в каналы связи ядер со switch'ем и канал связи с внешней памятью. У AD сделано элегантнее - дополнительный вход во внутренние банки от процессора ввода-вывода.
Я не рекламирую AD, просто на мой взгляд, их архитектура удобнее и лучше, чем у Элвиса.
И, давайте будем считать ресурсы не в "попугаях", а в тех единицах, которые используются
в работе самого устройства - если память команд - то не "биты", а командные слова, если данные - то тоже
длину хорошо-бы указывать применяемую ( например, "расширенный" формат плавающей точки занимает по меньшей мере 6 байт ). И тогда получится, что во внутреннюю память ( обеспечивая максимальное быстродействие ) влезет от силы БПФ 2к ( на "расширенной" плавающей точке ), а дальше?

[tegumay]

на сайте Микрона (ввв.микрон.ру) есть интересное сообщение
- Планируется установка оборудования для производства микросхем с размером элемента 0,18 мкм.
Но он с января 2006 похоже не обновлялся(

[Porychik Kize]

[/quote]
В чипах Элвиса, начиная с 1892ВМ5Я (МС-0226), используется коммутатор, а не общая шина, см. ниже.
[quote]Принципиально новым архитектурным решением является внутренняя коммутационная среда процессоров. Все ресурсы микросхем объединяются посредством глобального внутреннего коммутатора AMBA AXI 3, что позволяет преодолеть ограничения традиционных шинных архитектур. [/quote]
Вырезка отсюда. Или здесь структурная схема.
Внутри от 2 до 8 Мбит, в новых чипах интерфейсы SpaceWire (400 Мбит/с, 10м.) и sRIO (4 Гбит/с).
Сравнивать 2136Х лучше с МС-0226, мы уже говорили, что МС-24 на уровне 21160.
[/quote]

Давайте немного конкретнее.
По поводу МС0226:
1. возможен ли процесс ПАРАЛЛЕЛЬНОГО обмена различных процессорных ядер с различными областями ввода/вывода, т.е.: (CPU -> MPORT) + (DSP_0 -> PCI_1) + (DSP_1 -> LINK_i (PCi_2)) ???
2. что значит "поддержка Linux"??? Работает ли Linux или нет? И как обстоят дела с QNX??? (все-таки ОС реального времени здесь более интересна)

По поводу MCF0428:
1. скоростные линки типа SpaseWire и SerialRapidIO будут начиная с этого кристалла?
2. сколько на нем будет памяти на борту?
3. когда он будет доступен в виде
а) техдокументации для предварительного проектирования модуля на основе него?
б) инженерных образцов?
в) серийных образцов?

[tegumay]

все это хорошо...
но кроме проца, хотелось бы еще и оперативную паперть отчественной сборки пообъемнее и побыстрее, что пока что не ожидается =( вывод проц будет простаивать

[ELVEES R&D C...]

Давайте немного конкретнее.
По поводу МС0226:
1. возможен ли процесс ПАРАЛЛЕЛЬНОГО обмена различных процессорных ядер с различными областями ввода/вывода, т.е.: (CPU -> MPORT) + (DSP_0 -> PCI_1) + (DSP_1 -> LINK_i (PCi_2)) ???
2. что значит "поддержка Linux"??? Работает ли Linux или нет? И как обстоят дела с QNX??? (все-таки ОС реального времени здесь более интересна)

По поводу MCF0428:
1. скоростные линки типа SpaseWire и SerialRapidIO будут начиная с этого кристалла?
2. сколько на нем будет памяти на борту?
3. когда он будет доступен в виде
а) техдокументации для предварительного проектирования модуля на основе него?
б) инженерных образцов?
в) серийных образцов?

По поводу MC-0226:
1. Да возможен. Для коммутатора блоки памяти - это Slave, а Master - CPU, PCI, LPORT. В Вашем примере Slave все разные, поэтому к ним обращение выполняется без конфликтов. Эти Slave - MPORT (внешняя память), память DSP0 и память DSP1;
2. Работает ядро Linux 2.6.19 и ОС QNX 6.3. По QNX информация у наших партнеров - СВД Встраиваемые системы, контакты указаны на нашем сайте http://multicore.ru.

По поводу MCF-0428:
1. Cкоростные линки типа SpaceWire начинаются с чипов МСТ-01 и МС-24R, а Serial RapidIO - начиная с МС-0428;
2. Внутренняя память - не менее 8 Мбит;
3. Доступен в виде:
а) техдокументации для предварительного проектирования модуля на основе него - до 30 марта 2007 г.;
б) инженерных образцов - не ранее начала 2008 г;
в) серийных образцов - конец 2008 г.

все это хорошо...
но кроме проца, хотелось бы еще и оперативную паперть отчественной сборки пообъемнее и побыстрее, что пока что не ожидается...

В настоящее время ведем проект по разработке спецстойкого статического ОЗУ (SRAM).
Недавно получили тестовые образцы 4 Мбит (512Кх8), Твыб=15 нс.