С недавних пор стали появляться люди, желающие по-быстрому перекатать HDL-проект на российкую элементную базу.
В свободном доступе нет никакой информации, позволяющей оценить такую возможность - почему-то не принято
делиться у нас с разработчиками такой "служебной" информацией (не нужны, видать, сторонние разработчики - хотя некоторые
предприятия и позиционируют себя как фаундри).Тем более, когда речь идет о стойкой топологии. Это, мягко говоря, неправильно.
Вот и решил я попробовать поломать такую печальную картину.
Выкладываю ознакомительную версию нашей стойкой библиотеки для синтеза в MG Leonardo.
Кратко:
-техпроцесс КМОП 1.0 мкм базовый (cкомпиллирован под изготовление на любом российском предприятии, имеющем 1мкм техпроцесс);
-около 180 стандартных ячеек;
-"errors free" с высокой вероятностью - прошла проверку при 3 изготовлениях БИС;
-есть дополнения в виде библиотеки ПАДов, некоторых аналоговых модулей (здесь не прилагаются);
-про стойкость здесь писать не буду (дабы..), для способных расшифровать - 3 по Г.
Возможно, всего, что сейчас происходит в недрах электронных "монстров", я не знаю. Но моя информация будет такова:
-на сегодняшний день это лучшее, что Вы сможете найти (сможете ли, вообще-то?), имеющее в итоге приемлимый выход годных.
Много говорят про 0.8мкм или даже 0.5, 0.35, 0.24, 0.18 - хотите, - верьте...
Очередной запуск наше предприятие планирует где-то через 2-3 месяца.
Можем "пустить" к себе миллиметров квадратных так 20, - если это интересно кому-то.
Если в целом Ваш проект проходит по синтезу на основе нашей библиотеки (времена и площадь) - решайте.
Возможно разработать к ней дополнительно какой-нибудь особенный модуль со специфическими требованиями.
Например, 1ГГц делитель частоты на входе, LVDS-приемопередатчик, PLL, RAM, ROM и т.п.
Да, есть одна не очень приятная особенность - предприятие-изготовитель делает партию где-то 3 месяца. Но бывают и "затяжки" до полугода...
А иногда вообще запарывают партию...
Успехов.
Желающим российских ASICов, посвящается
Dec 7 2006, 00:00
