В отчете о синтезе выводится такое сообщение: Unknown property "fpga_dont_touch". В отчете о трансляции такие: Attribute "LOC" on "clk" is on the wrong type of object. Please see the Constraints Guide for more information on this attribute. И так по всем сигналам. Запускаю ModelSim все входные сигналы есть - выходные не идентифицируются. При загрузке выводится сообщение: # ** Failure: Simulation successful (not a failure). No problems detected. # Time: 1020 ns Iteration: 0 Process: /dec_test/line__81 File: dec_test.vhw А в отчете MAP: Logical network kout has no load. The above warning message base_net_load_rule is repeated 8 more times for the following (max. 5 shown): dout<7>, dout<6>, dout<5>, dout<4>, dout<3> Подскажите что это такое и как с ним бороться?
|