Пару месяцев назад столкнулся с LVDS в проектировании печетных плат, перелопатил довольно много документации от разных авторов и программ для расчета... Пришел в итоге к выводу, что выполнять точные расчеты и предъявлять повышенные требования к изготовлению ПП в части соблюдения геометрических параметров имеет смысл лишь в том случае, когда из конкретного девайса нужно выжать максимум производительности
Если же этого не требуется, достаточно ограничиться соблюдением общих рекомедаций по зазорам и ширине проводников. Где-то прочитал (к сожалению не помню где, кому интересно, могу выложить все доки, нарытые по теме), что допускается отклонение дифференциального сопротивления линии в 10% без существенного снижения скорости передачи данных.
А из реальной практики - опыт с Xilinx XC2VP4. Соединяли два девайса по интерфейсу Rocket I/O, расположены они на разных платах, никаких правил трассировки не было и в помине, всего лишь 4 контактных площадки выведено из-под ПЛИС

. В качестве линии передачи использовалась тонкая проволока (ММ0,5 кажется). Так вот, на частоте 1ГГц шла уверенная передача данных при разности длин до 1 метра между сигналами пары, дальше просто уже не имело смысла экспериментировать. Это конечно небольшая скорость для "ракеты", но если в конкретном случае большего и не требуется, зачем мучаться и изголяться?
Среди спецкалькуляторов больше всего понравился Si8000, очень удобная программа, компактная, в отличие от других позволяет задавать все необходимые параметры (например, разную толщину диэлектрика с разных сторон) и сразу указать допуски на них, чтоб потом не гонять все вручную для определения предельных отклонений. Идет в комплекте с SB200, конструктором стека слоев, но его мне к сожалению запустить не удалось, слишком уж там мудреная система лицензирования, лекарство не помогло...
З.Ы. Поправьте, если в чем не прав