То что необходимо согласовывать проводники в одной паре ясно. А как на счет пар относительно друг друга? где можно почитать? И как сделать это в Менторе (WG2002)?

Пары между собой должны взаимодействовать как можно меньше, но желательно, чтобы они все были одинаковой длины (т.е. задержка должна быть одинаковой). Чтобы правильно работал авторазводчик нужно указывать сооветствующие сигналы как диф. пары + объединить все диф. пары в группу и задать для них соответствие по длине.

А как на счет интерактивной трассировки.

Насчёт ментора ничего вам не могу сказать, а про LVDS почитать можно здесь.

Всё тоже самое только руками. Проводники в паре прокладываются рядом на минимальном расстоянии, и подбор длины. Если много сигналов с подбором длины замучаешься.

Внутри пары равномерно протянуть интерактивом не сложно, но в менторе вроде бы есть возможность и пары относительно друг друга выравнять только вот как, чего только не делаю ментор все игнорирует

А четкая инструкция, как эти трюки в менторе проделать есть? если не затруднит, плиз!
Может PDFина какая завалялась?

Поправте пожалуйста, что делаю не так?
Захожу net propertis, двум сигналам задою номер дифференциальной пары (№1), после этого почему-то исчезают резинки(линии связи), и что самое противное не смотря на то что цепи на пинах остались и даже трассируются, при подведении дорожки к концу (ко второму пину) ни в какую не хотят к нему конектится

Там в Net Property когда задаешь пару появляется ещё и порядок разводки сигналов. Обрати внимание на "Force order"

Что касается расстояния между парами, то тут подходит старое правило 3W:
расстояние между центрами проводов должно быть не меньше 3W, где W - ширина провода.
А вот про "минимальное расстояние между проводами в паре" тут кто-то неверно сказал.
Обычный провод, как известно, имеет волновое сопротивление. А пара, кроме того, имеет дифференциальное волновое сопротивление. Оно зависит от расстояния проводов в паре. Так что это расстояние должно быть вполне определённым.

Как это работает можете помотреть : ftp://ftp.inlinegroup.ru/output/exp_movie/Diff_HTC.rar
Как было сконфигурировано можно увидеть если внимательно просмотреть:
ftp://ftp.inlinegroup.ru/output/exp_movie/DxCES.rar

Как это работает можете помотреть : ftp://ftp.inlinegroup.ru/output/exp_movie/Diff_HTC.rar
Как было сконфигурировано можно увидеть если внимательно просмотреть:
ftp://ftp.inlinegroup.ru/output/exp_movie/DxCES.rar

[/quote]

Авишки скачал, спасибо! Только они не одним из моих кодеков не смотрятся ! Какой кодек нужно приобрести, что б посмотреть эти чудесные фильмы?

А первый файл так и вообще похоже с ошибкой! не оставте без ответа!

[/quote]

А первый файл так и вообще похоже с ошибкой! не оставте без ответа!

[/quote]

Файл нормальный (размер 4.33М). WinRAR версия 3.41. Для проигрывания нужен TSCC кодек (лежит в той же директории).

[quote=fill,Apr 26 2005, 14:34]
[/quote]

А первый файл так и вообще похоже с ошибкой! не оставте без ответа!

[/quote]

Файл нормальный (размер 4.33М). WinRAR версия 3.41. Для проигрывания нужен TSCC кодек (лежит в той же директории).

[/quote]
Помогло, авишки смотрятся. Только не понятно ничего, интересно, нельзя ли прямо из expidition диф. пары задать?

По поводу LVDS написано здесь
http://www.national.com/appinfo/lvds/
а разводить удобно в Allegro 15.2. Можно выпавнивать проводники одной пары между собой. Можно выравнивать несколько пар между собой. Все условия задаются в таблице ограничений.

[quote=Torero,Apr 26 2005, 17:22]
[quote=fill,Apr 26 2005, 14:34]
[/quote]

А первый файл так и вообще похоже с ошибкой! не оставте без ответа!

[/quote]

Файл нормальный (размер 4.33М). WinRAR версия 3.41. Для проигрывания нужен TSCC кодек (лежит в той же директории).

[/quote]
Помогло, авишки смотрятся. Только не понятно ничего, интересно, нельзя ли прямо из expidition диф. пары задать?

[/quote]

ftp://ftp.inlinegroup.ru/output/exp_movie/Tuning.avi

to fill

Посмотрел ExpCES.avi. В версиях WG2002 и WG2004 в Expedition PCB имеются меню "Setup\Net Classes and Clearences..." и "Setup\Net Properties...", а в фильме показано меню "Setup\Constraints...".

А как меню "Setup\Constraints..." активизировать в ExpeditionPCB, чтобы работать с Constraint Editor System?

И объясните есть ли вообще возможность работы с Constraint Editor System в Expedition PCB в проектах, созданных в Design Capture?

Дабавляете системную переменную MGC_ENABLE_DCDV_CES со значением 1.
В настройках проекта DC\DV появляется галочка Use_CES_for_constraint_entity выключаете ее и пользуетесь.
В ExpeditionPCB это в меню Project_Integration закладка Netlist.

to fill

Провёл следующий эксперимент.

Добавил две переменных окружения:
MGC_ENABLE_CES=1
MGC_ENABLE_DCDV_CES=1

В программе Design Capture в меню "Project\Settings..." в закладке "Design"
включил опцию-настройку "Use CES for constraint entry" и она стала постоянно включённой (серого цвета-нельзя выключить). После этого появилось меню "Tools\Edit Constraints...".
При выборе меню "Tools\Edit Constraints..." открывается приложение "Constraint Editor System", появляется сообщение "Error loading client adapter: Design Capture" и закрывается фатально сразу из-за ошибки.

Из-за чего это происходит и что поправить?
Из-за чего переменные окружения влияют только в версии WG(ISD)2004.1 и без реакции в WG2004 и WG2002?
Что выполняет программка RemoveCES.exe?

1. Скорее всего Вы пытаетесь редактировать уже существующий PCB проект. Поэтому включить CES надо сначала в ExpeditionPCB.
2. После перехода на CES проект вернуть в старую среду редактирования ограничений можно только утилитой RemoveCES.exe, т.е удалением CES из проекта.
3. CES появился только в WG(ISD)2004.1

Вот тут в форуме проскочил зазор между диффпарами 3W.
А как его учесть в констрейнах ExpeditionPCB?

Интересно что подразумевалось под 3W?????
Если из *первоисточников* то:
<For good coupling, make S < 2W, S < h, and x ≥ 2W & 2S.>
W-ширина, S- расстояние между ними, х-расстояние до соседней пары(проводника), h- расстояние между plane(microstrip) или до plane(stripline)

to fill

1. Создал новый проект. При создании файла в ExpeditionPCB выбрал опцию "Use CES for constraint entry".
При выборе меню "Setup\Constraints..." в ExpeditionPCB появляется сообщение "To use CES, you must first launch it from Design Capture or Design View and run forward annotation". Но в Design Capture остаётся та же ошибка Error loading client adapter.

Включить CES не удалось.
Вопрос остался.

(а RemoveCES делает свое дело).

Возможно у Вас стоит WG2004.1a, тогда:

Load CES from SDD2004 SPac1 media before loading SPac1a for Design Capture (or Design View) and CES

fill, можно ли учесть в клиренсах зазоры между дифпарами?

Если нужно установить значение зазора между членами диф. пары, то Setup>Net_classes_and_clearances>Differencial_Pair_Spacing или в CES.

Расчитать значения можно или Hyperlynx или в CES.

Пример: ftp://ftp.inlinegroup.ru/output/exp_movie...air_spacing.avi

Это понятно. Но я имел ввиду все-таки зазор между соседними дифпарами.
Можно ли как-то установить его?

1. Создайте новый класс( например diff_pair)
2. Присвойте его диф. парам. Создайте новое правило (например Diff_Rule).
3. Установите что между diff_pair и diff_pair используется правило Diff_Rule (в таблице Setup>Net_classes_and_clearances>Clearances).

Для мультигигабитных каналов существуют другие рекомендации:
1. reference plan should extend >=5W, где W - ширина трека
2. to control crosstalk, serial differential traces should be spaced >=5S,
где S - зазор одной диффпары
--
to fill
спасибо!

Пару месяцев назад столкнулся с LVDS в проектировании печетных плат, перелопатил довольно много документации от разных авторов и программ для расчета... Пришел в итоге к выводу, что выполнять точные расчеты и предъявлять повышенные требования к изготовлению ПП в части соблюдения геометрических параметров имеет смысл лишь в том случае, когда из конкретного девайса нужно выжать максимум производительности
Если же этого не требуется, достаточно ограничиться соблюдением общих рекомедаций по зазорам и ширине проводников. Где-то прочитал (к сожалению не помню где, кому интересно, могу выложить все доки, нарытые по теме), что допускается отклонение дифференциального сопротивления линии в 10% без существенного снижения скорости передачи данных.

А из реальной практики - опыт с Xilinx XC2VP4. Соединяли два девайса по интерфейсу Rocket I/O, расположены они на разных платах, никаких правил трассировки не было и в помине, всего лишь 4 контактных площадки выведено из-под ПЛИС . В качестве линии передачи использовалась тонкая проволока (ММ0,5 кажется). Так вот, на частоте 1ГГц шла уверенная передача данных при разности длин до 1 метра между сигналами пары, дальше просто уже не имело смысла экспериментировать. Это конечно небольшая скорость для "ракеты", но если в конкретном случае большего и не требуется, зачем мучаться и изголяться?

Среди спецкалькуляторов больше всего понравился Si8000, очень удобная программа, компактная, в отличие от других позволяет задавать все необходимые параметры (например, разную толщину диэлектрика с разных сторон) и сразу указать допуски на них, чтоб потом не гонять все вручную для определения предельных отклонений. Идет в комплекте с SB200, конструктором стека слоев, но его мне к сожалению запустить не удалось, слишком уж там мудреная система лицензирования, лекарство не помогло...

З.Ы. Поправьте, если в чем не прав

А вот про тюнинг(выравнивание) кто может рассказать?
Из каких соображений выбирать размеры "петель" для выравнивания длин трасс LVDS (их высоту, расстояние)? На какие пределы опираться?

Точно ответить затрудняюсь <_< , но помнится мне, что основное правило - сигналы дифференциальной пары должны быть связаны между собой сильнее, чем с другими цепями, то есть расположены ближе друг к другу, чем например к той же "земле", а кроме того должно максимально сохраняться постоянство ширины проводников и зазора между ними по всей их длине... Попробуйте покопать в этом направлении, на худой конец посмотрите разводку готовых плат, например PCI-E на материнках

если Вас не затруднит, сделайте это
(можно для начала список)

1. LVDS Owner's Manual (конкретно по PCB - Chapter 3), Natoinal Semiconductor.
2. Transmission Line RAPIDESIGNERr Operation and Applications Guide (AN-905), Natoinal Semiconductor.
3. LVDS Application and Data Handbook, Texas Instruments (slld009).
4. Engineer-to-Engineer Note (AN_ADSP201_EE179, несколько страничек посвящено трассировке дифференциальных пар), Analog Devices.
5. Douglas Brooks. PCB Impedance Control: Formulas and Resources.
6. Rocket I/O Transceiver User Guide (ug024), Xilinx.
7. Rocket I/O X Transceiver User Guide (ug035), Xilinx.
8. Арнольд Вимерс. Волновое сопротивление и многослойность печатных плат. (части 1-4).

Это основное.

Si8000 доступен для скачивания по адресу www.polarisinstruments.com, зарегаетесь - на мыло вышлют сцылку, рабочее лекарство для него есть.

LVDS Owner's Manual - 1997 год ?

выложите, пожалуйста
3. LVDS Application and Data Handbook, Texas Instruments (slld009).
4. Engineer-to-Engineer Note (AN_ADSP201_EE179, несколько страничек посвящено трассировке дифференциальных пар), Analog Devices.
5. Douglas Brooks. PCB Impedance Control: Formulas and Resources.

LVDS Owner's Manual - третья редакция, сентябрь 2004

http://www.national.com/appinfo/lvds/files/ownersmanual.pdf

LVDS Application and Data Handbook - кажется тоже третья редакция, но ноябрь 2002.

http://www-s.ti.com/sc/psheets/slld009/slld009.pdf

остальное видимо на мыло, че-то файлы не прикрепляются...