Распределенное ОЗУ, Есть ли оно в FPGA Altera? ))) Опции

[waks]

Не могу понять, могут ли логические элементы (т.е. таблицы соответствия - LUT) в fpga altera работать в качестве блоков ОЗУ, например, 4-входовый LUT работать как ОЗУ 16х1? Перерыл handbook - ничего не нашел, то ли плохо искал, то ли действительно нельзя?

[slog]

Нет распределённого озу. Тригеры можно использовать как ячейки памяти, но это слишком жирно.

[waks]

А у Xilinx есть?

[Leka]

А у Xilinx есть?

Да.

[waks]

Спасибо...

[slog]

Предлагаю поставить этому топику 5 баллов. За лаконичность.
И учинить тут Holy War на тему Altera vs Xilinx.
(шутка)

[DmitryR]

Лаконичности не выйдет, а для холивара подкину основание - в Стратиксах есть распределенная память, в первых и вторых называется M512, в третьих - MLAB. Занимает 10 штук того, чем там называют LUT.

[Kuzmi4]

2 DmitryR - а не подскажете как ей пользоваться ? В смысле есть примитив такой аль как ??

[DmitryR]

Примитив, как минимум есть - в MegaWizard Plugin Manager/Memory Compiler выбираете память, и там будут опции, на каких блоках ее делать. Также думаю, что если в HDL сделать код, который инстанциирует память (пишет/читает array of std_logic_vector) подходящего размера, то блок будет сделан автоматически. Xilinx, по крайней мере, так умеет.

[Kuzmi4]

НУ в мегавизарде есть вот такое:

32*8 =256..
Что-то очень смахивает на реализацию 1 лут - 1 бит....
А на сколько я понимаю вопрос был в задействовании внутренностей лута как ячейки памяти.

[DmitryR]

Да, потому что вы выбрали LCs, и память будет реализована на триггерах. Если же вы, как я уже чуть выше писал, выберете M512 - то все станет гораздо лучше.

[Kuzmi4]

Выбираю стратикс 2-й и M512 остальное по умолчанию (8х32) - в ресурсах показывает

1 M512

То есть это означает что 10 лутов у меня съелось ??

[des00]

Лаконичности не выйдет, а для холивара подкину основание - в Стратиксах есть распределенная память, в первых и вторых называется M512, в третьих - MLAB. Занимает 10 штук того, чем там называют LUT.

Про MLAB согласен

new derivative called Memory LAB (MLAB), which adds look-up table (LUT)-based SRAM capability to the LAB as

но почему вы называете блочную память M512 распределенной не понятно.

M512 RAM blocks are simple dual-port memory blocks with 512 bits plus parity (576 bits). These blocks provide dedicated simple dual-port or single-port memory up to 18-bits wide at up to 500 MHz. M512 blocks are
grouped into columns across the device in between certain LABs

[DmitryR]

Про MLAB согласен
но почему вы называете блочную память M512 распределенной не понятно.

Потому что это по смыслу то же самое, что MLAB: много мелкой памяти. Если говорить строго - то да, это не то же самое, что MLAB. Хотя это уже неважно, вряд ли кто сейчас станет применять первые Стратиксы.

[des00]

Потому что это по смыслу то же самое, что MLAB: много мелкой памяти. Если говорить строго - то да, это не то же самое, что MLAB. Хотя это уже неважно, вряд ли кто сейчас станет применять первые Стратиксы.

Не соглашусь в корне. ИМХО смысл распределенной памяти в том, что LUT (по сути ячейка памяти 16/32/64х1) получает возможность динамического конфигурирования. Что естественно позволяет использовать маленькие блоки памяти "по месту"(т.е. внутри массива логики).

M512 это блочная память небольшого объема, организованная на чипе отдельно от LUT, так же как и M4K/M9K блоки.

кстати MLAB нет и на вторых стратиксах, цитата про M512 взята как раз из хендбука на стратикс 2.