Top-level FPGA, HDL vs графика Опции

[slog]

Кто как делает самый верхний уровень FPGA проекта? Тот, где все блоки соединяются в общую схему и подключаются к пинам FPGA. Если проект не маленький, додпустим несколько сот выводов у чипа и внутри разных блоков штук 20. Рисовать дольше, но зато нагляднее структура проекта. HDL проще писать, но в больших файлах "чёрт ногу сломит", и не сразу понятно что с чем и как соединяется. Вообщем кто что предпочитает и почему?

[makc]

Я предпочитаю HDL в качестве top-level и это весьма удобно при учете выработанной системы обозначения сигналов (формата имен) и их группировке с соответствующими комментариями.

[Vadim]

Конечно, рисунок!!! Предочитаю маслом, нанося его на полотно верхнего уровня FPGA энергичными и смелыми мазками. Потому что красиво

[Михаил_K]

Кто как делает самый верхний уровень FPGA проекта? Тот, где все блоки соединяются в общую схему и подключаются к пинам FPGA. Если проект не маленький, додпустим несколько сот выводов у чипа и внутри разных блоков штук 20. Рисовать дольше, но зато нагляднее структура проекта. HDL проще писать, но в больших файлах "чёрт ногу сломит", и не сразу понятно что с чем и как соединяется. Вообщем кто что предпочитает и почему?

вот здесь почитайте
http://electronix.ru/forum/index.php?showtopic=53444&hl=

[aat_81]

Раньше использовал для верхноего уровня схемотехническое представление(ALDEC), потом проект с другим заказчиком и топ левел стал HDL, сейчас склоняюсь к графике в HDLdesigner. В общем кому что нравится тот то и использует, опять таки если нет каких либо оговорик от заказчика.

[Саша Z]

Большим опытом в FPGA пока похвастаться не могу, но на данный момент делается иерархический проэкт где есть несколько своич модулей и несколько библиотечных вендора (PLLи, память).
С графикой не работал (кроме как лет 10 тому в MAX PLUS II), пока устраивает HDL. В VHDLе вполне устраивают instatiations, хороший текстовый редактор (для меня - Notepad ++) для кода очень помогает не путаться и легко "сводить концы к концами" в тексте даже в относительно больших иерархиях.

[slog]

Вообщем понятно, как всегда единого мнения нет.
Я просто взял да попробовал нарисовать. Из плюсов рисованной схемы - наглядность. Если не доводить это до маразма. Т.е. хорошо, если вся блок-схема помещается на максимум 2-3 "листах". Если листов больше, то тоже ничего хорошего из такой схемы. Из минусов - рисовать сложнее чем писать, особенно редактировать при изменении структуры блоков. Несколько компенсируется тем, что в результате образуется готовая документация. Да и графический редактор в квартусе мне не кажется особо удобным, наверно потому что очень долго уже рисую в оркаде. В нем конечно тоже наверно можно нарисовать top-level, и будет красивее, но привлекать для этого отдельный инструмент по моему не целессобразно, и вообще, что это за бардак получится если каждый будет рисовать где захочет.
Вообщем как и в любом деле - все определяют границы здравого смысла. Схема на 10 листах хуже чем HDL файл. Но и HDL на 3000 строк тоже не подарок. В top-level не должно быть слишком много мелких блоков, и тогда нет особой разницы как делать. Но постороннему человеку по моему в графике проще разобраться.

[Maverick]

Вообщем понятно, как всегда единого мнения нет.
Я просто взял да попробовал нарисовать. Из плюсов рисованной схемы - наглядность. Если не доводить это до маразма. Т.е. хорошо, если вся блок-схема помещается на максимум 2-3 "листах". Если листов больше, то тоже ничего хорошего из такой схемы. Из минусов - рисовать сложнее чем писать, особенно редактировать при изменении структуры блоков. Несколько компенсируется тем, что в результате образуется готовая документация. Да и графический редактор в квартусе мне не кажется особо удобным, наверно потому что очень долго уже рисую в оркаде. В нем конечно тоже наверно можно нарисовать top-level, и будет красивее, но привлекать для этого отдельный инструмент по моему не целессобразно, и вообще, что это за бардак получится если каждый будет рисовать где захочет.
Вообщем как и в любом деле - все определяют границы здравого смысла. Схема на 10 листах хуже чем HDL файл. Но и HDL на 3000 строк тоже не подарок. В top-level не должно быть слишком много мелких блоков, и тогда нет особой разницы как делать. Но постороннему человеку по моему в графике проще разобраться.

Согласен