Open Source синтезаторы для ASIC Опции

[oratie]

>тобы компилятор памяти не предлагал генерировать ринги не встречал
Действительно, старые компиляторы памяти от Avant!/Synopsys не предлагали сгенерить ринги. Ну так жизнь не стоит на месте. Более того, наиболее продвинутая методология (как мне кажется), это вместо ринов генерить сетку над памятью (power mesh), как, например, предлагает Dolphin Technology в своих компиляторах. Питание с сетки сразу идет внутрь банка памяти.

[SM]

чтобы компилятор памяти не предлагал генерировать ринги не встречал. что такое PAR тоже не знаю(P&R? : ) ).
afaik компиляторы памяти от Artisan и Virage Logic сейчас предлагают такую фичу.
насчет "простоты" делать индивидуальные ринги к каждому макроблоку памяти при планировке - имхо сомнительное удовольствие перерисовывать ринги к каждой памяти при изменении floorplan чипа или на новом чипе (again, не понял, что же такое "PAR").
при наличии информации о рингах в .lef, .gds на макроблок ринги "всегда с тобой", при любом инстантиировании блока ринги сразу же осознаются как instance pins.
соответственно, организовать power routing, размещение standard cells без заботы о halo блока, расчет IR-drop и др. проще. в SOCE так точно проще...

par это place and route. backend короче. Касабельно рингов - а я вот люблю сделать ринги над памятью, а не вокруг, если мне металлов хватает... И нахрена оно мне тогда, сгенеренное компилером? А сделать ринги вокруг блока в том же астро один тычок.