dsPIC30F, вопрос к любителям microchip Опции

[SpiritDance]

Кто-нибудь серезно работал с этими штуковинами? Если да то какие впечатления? Особенно интересно делал ли кто на них регуляторы скорости вращения электродвигателей.

[rar_]

Особенно интересно делал ли кто на них регуляторы скорости вращения электродвигателей.

http://www.radioradar.net/docs/microchip_shim.php#up

[Alex B._]

Выполнен на ядре microchip - 1 машинный такт за 4 такта генератора, целых 120 МГц при всего лишь 30 мипсах это, мягко говоря, не хорошо. В большинстве случаев применения придется закрывать проц фольгой

По поводу фольги не понял. А по поводу ядра - это самая распространенная ошибка, это не PIC ядро, хотя конвеер остался четырехступенчатым. Почитайте про систему команд и организацию АЛУ. Отсюда и очень высокая плотность кода, так что 96 килосов (а не килобайт) за глаза для большинства применений (модемы, речевые кодеки, про двигатели вообще молчу).
Потребеление конечно ужас, но у серийных контроллеров (а не инженерных сэмплов) поменьше, около 80 мА на 120 МГц.
Да, кстати, контроллер который из флеши устойчиво работает на 30 МГц надо еще поискать.
Микрочип запустит зимой PIC24 (то же ядро но без DSP расширения) и dsPIC33 (DMA, 35+ MIPS) с питанием 3.3В (ядро 1,8В, стабилизатор внутри). Говорят будут устранены недостатки с потреблением и ценой :-)
А пока что есть то есть, при всех недостатках на 16-битной fixed-point арифметике dsPIC не уступает ARM7TDMI-S

[dxp]

Да, кстати, контроллер который из флеши устойчиво работает на 30 МГц надо еще поискать.

А вот это бы нафиг было не надо - имхо, у ТИ большая ошибка в том, что они пытаются играть программу из флеши - гораздо лучше было бы просто чтобы прога на старте перегружалась в ОЗУ и оттуда и работала. От того, что они пытаются из флеши, возникает куча вопросов про быстродействие, всякие конвейеры, неоходимость настройки флеши, которое нужно делать из ОЗУ и т.д. и т.п. С другой стороны, вшеняя ПЗУ тоже не фонтан - прогу не скрыть, дополнительные детали снаружи, необходимость городить собственный программатор... Не понимаю, почему не внедрить просто флешь, пусть небыструю, откуда просто неторопясь на старте загрузить прогу, как это делается почти во всех DSP, и исполнять ее из ОЗУ. ОЗУ мало? Так добавить - процы, кстати, совсем не дешевые, и на этом можно не экономить.

А пока что есть то есть, при всех недостатках на 16-битной fixed-point арифметике dsPIC не уступает ARM7TDMI-S

Это как сравнивали? При равных тактовых? Не удивительно, что гарвардский проц, которые лазит в память программ и данных, обогнал фон-неймановский, который лазить в память за инструкциями и данными последовательно. А вот более интересно было бы соотнести эти достижения с потреблением и ценой. Чтобы была видна удельная производительность. Т.е. кто быстрее, к примеру, при 30 мА тока потребления. Или еще правильнее на мощность пересчитать.

[Alex B._]

http://www.caxapa.ru/benchmarks/?test=13

А вот это бы нафиг было не надо - имхо, у ТИ большая ошибка в том, что они пытаются играть программу из флеши

Ну тогда автоматом добавляйте к стоимости контроллера стоимость SRAM программ, потому как это плюс к площади кристалла. И не факт, что при таком раскладе можно будет упаковать кристалл в soic18

процы, кстати, совсем не дешевые, и на этом можно не экономить

Если это 300 устройств в год, то может быть, а если 10000, то это вряд ли устроит того, кто чип пользует. Повторюсь - dsPIC НОРМАЛЬНО работает на 120 МГц тактовой (30 МГц частота командных циклов) без всякого шаманства. Правда потребляя при этом много току.
Это как сравнивали? При равных тактовых?
См по ссылке. При чем тут архитектура? Тесты для того и проводяться, чтобы понять чего можно ждать от системы ядро-компилятор, вне зависимости от других вводных. Если хочется, всегда можно посмотреть приведенное к тактовой время выполнения теста.

[SpiritDance]

По поводу фольги не понял.

А Вы радиоприемник рядом включите... потом расскажите о впечатлениях

А по поводу ядра - это самая распространенная ошибка, это не PIC ядро, хотя конвеер остался четырехступенчатым. Почитайте про систему команд и организацию АЛУ. Отсюда и очень высокая плотность кода, так что 96 килосов (а не килобайт) за глаза для большинства применений (модемы, речевые кодеки, про двигатели вообще молчу).

Спасибо я вобще-то в курсе про ядро, что оно новое, я только про конвеер команд говорил. По поводу за глаза, да... для отдельных приложений действительно за них... только старшие модели ставят в устройства где и двигатель, и модем, и речевой кодек, и кнопки с индикаторами, и черт знает что еще... ну я утрирую конечно А по поводу плотности я всеже сомневаюсь что в реальных приложениях оно не уступит ARM7 в thumb режиме, а в Lpc2000 памяти до 512 килобайт при 16 разрядных thumbкомандах и цене 10 баксов за проц, вот и считайте. Кстати спасибо за ссылку на тест, интересно посмотреть как MSP430F149 обходит по количеству циклов MSP430F2131 в тесте с плавающей запятой.

Да, кстати, контроллер который из флеши устойчиво работает на 30 МГц надо еще поискать.

А что? LPC2000, C8051Fxxx, TMS320 теперь неустойчиво работают на 30 Мгц?

[dxp]

А вот это бы нафиг было не надо - имхо, у ТИ большая ошибка в том, что они пытаются играть программу из флеши

Ну тогда автоматом добавляйте к стоимости контроллера стоимость SRAM программ, потому как это плюс к площади кристалла. И не факт, что при таком раскладе можно будет упаковать кристалл в soic18

Я, вообще-то, не про dsPIC говорил, а про TMS320F28xx. Там с корпусами проблем нет.

процы, кстати, совсем не дешевые, и на этом можно не экономить

Если это 300 устройств в год, то может быть, а если 10000, то это вряд ли устроит того, кто чип пользует.

Какая разница сколько устройств? Сам МК (TMS320F28xx - я все про него имел в виду) стОит недешево, лишних 8 или 16 кслов ОЗУ ничего бы кардинально не изменили (те же 55х от ТИ имеют ОЗУ на борту побольше, а стОят дешевле). Это вообще не low-cost девайс. А флешь и работа из нее - это слабое место оного МК.

Повторюсь - dsPIC НОРМАЛЬНО работает на 120 МГц тактовой (30 МГц частота командных циклов) без всякого шаманства. Правда потребляя при этом много току.
Это как сравнивали? При равных тактовых?
См по ссылке. При чем тут архитектура? Тесты для того и проводяться, чтобы понять чего можно ждать от системы ядро-компилятор, вне зависимости от других вводных. Если хочется, всегда можно посмотреть приведенное к тактовой время выполнения теста.

Понятно. Спасибо за ссылку. Из нее, кстати, видно, что тот же АРМ7 хоть и проигрыват по тактам, но очень сильно выигрывает в потреблении - у него потребление в расчете на такт значительно меньше. И тактов больше в единицу времени. Те же филипковые АРМы имеют 60 мегатактов в секунду. И кушают при этом порядка 30-40 мА (а зависимости от загрузки). Поэтому оный АРМ будет и по потреблению гораздо выгоднее, и по скорости быстрее - по микросекундам, а не по тактам, а именно это и играет роль.

И не следует забывать, что АРМ - это широкораспростаненное ядро, на нем процы сегодня не делает только ленивый. Поэтому, если кого-то не устроит по каким-то причинам, например, филипковый АРМ, то он легко может перейти на атмеловский, СТшный, АДшный, ТИшный и т.д. и т.п. Хоть на Трайсенд. А dsPIC - это только Микрочип. И никуда от него не денешься. Этот фактор, согласитесь, очень немаловажный.

[gmax]

Микрочип запустит зимой PIC24 (то же ядро но без DSP расширения) и dsPIC33 (DMA, 35+ MIPS) с питанием 3.3В (ядро 1,8В, стабилизатор внутри).

Можно поинтересоваться откуда информация. на microchip.com по этому поводу ни слова...

[Doka]

>> Выполнен на ядре microchip - 1 машинный такт за 4 такта генератора, целых 120 МГц при всего лишь 30 мипсах
>> это, мягко говоря, не хорошо. В большинстве случаев применения придется закрывать проц фольгой

По поводу фольги не понял. А по поводу ядра - это самая распространенная ошибка, это не PIC ядро, хотя конвеер остался четырехступенчатым. Почитайте про систему команд и организацию АЛУ.

что-то всё-таки никак не пойму как у dsPIC соотносятся такты и циклы процессора (MHz & MIPS). в аналогичной теме здесь Вы писали уже про соотношение 1:2:

Потребляет примерно 1,5 мА/MIPS, чисто ради эксперимента разгонял генератор до 120 МГц (60 MIPS), дальше не фиксируется PLL. Естественно, разогнанный употреблять в изделии не рекомендую.

_______________________________________________
и более общие вопросы:
сложилось впечатление (по поиску по форуму по ключевому слову "dsPIC", что с чипами на основе данного ядра работают крайне мало разработчиков, большая часть из которых выражает такое отношение к продукту: "попробовал 1 раз - не понравилось".

хотелось бы вообще понять перспективы данной архитектуры у dsPIC MicroChip: неужели на сегодняшний день даже для безхитростной ЦОС настолько удобнее применять камни на GeneralPurposed-ядрах?? (о периферии пока речи нет - только сама обработка (фильтрация)).
в принципе у того же AТmel есть почти симметричный ответ (утрированно) MicroChip'у - AVR32, просто с чуть большими инвестициями в PR-кампанию (но и это не очень-то способствовало какому-то особому успеху новой архитектуры).
вот тут тема-сравнение трехлетней давности: dsPIC vs ADUC, но к сожалению в ней затронуты только аспекты и особенности отладки.

современное семейство dsPIC33 имеет производительность до 40MIPS (кстати, ссылка на benchmark на сахаре, упоминаемая в теме не работает) и заявленные цены на сайте MicroChip от 1-2usd (и, конечно, джентельментский набор периферии любого современного uC).
т.е. тут вроде всё ок. получается что разработчик голосует (для цос-приложений) в основном скоростью разработки и если под боком есть знакомая архитектура - то он будет стараться максимально использовать её?.
______________
PS: кстати, при беглом знакомстве с архитектурой ядра dsPIC, обратил внимание на некую схожесть с мотороловскими DSP56xxx - то же разделение на две области памяти: X & Y, команды по 24бита.. Случайность?

[dxp]

PS: кстати, при беглом знакомстве с архитектурой ядра dsPIC, обратил внимание на некую схожесть с мотороловскими DSP56xxx - то же разделение на две области памяти: X & Y, команды по 24бита.. Случайность?

В части ЦОС ядро dsPIC, имхо, больше похоже на ядро ADSP-21xx.

[Doka]

dxp
я не знаю откуда у вас сложилось такое мнение.

dsPIC, как я понял, это uC-ядро PIC24 (работает с памятью данных Х) + DSPengine, которое собственно и отвечает за ЦОС-операции (а также имеет доступ ко вротору массиву памяти данных - Y).

точно такая же организация в DSP56000 - две шины памяти данных - X & Y, соединенных с регистровым файлом.
в ADSP-21xx, как я понимаю, второй операнд в регистровый файл попадает по шине памяти программ.

+ сходство с DSP56000 в наличии двух аккумуляторов в ЦОС-блоке.

[Alex B._]

что-то всё-таки никак не пойму как у dsPIC соотносятся такты и циклы процессора (MHz & MIPS).

у старого семейства dsPIC30, которое развиваться не будет - 1:4, у нового dsPIC33 (в том числе и у PIC24F/H) - 1:2

сложилось впечатление (по поиску по форуму по ключевому слову "dsPIC", что с чипами на основе данного ядра работают крайне мало разработчиков, большая часть из которых выражает такое отношение к продукту: "попробовал 1 раз - не понравилось".

А вы всерьез думаете , что на электрониксе тусуется весь цвет ембеддеров СНГ? dsPIC-и используются довольно активно, в том числе и в приложениях, где собстно ЦОС не нужна.

хотелось бы вообще понять перспективы данной архитектуры у dsPIC MicroChip: неужели на сегодняшний день даже для безхитростной ЦОС настолько удобнее применять камни на GeneralPurposed-ядрах?? (о периферии пока речи нет - только сама обработка (фильтрация)).

С чего вдруг удобней? Я тут выкладывал вроде ссылку:
http://www.pic24.ru/mp3.html
аппликухи от NXP и проект с немецкого сайта (LPC2148 и SAM7) не то чтобы курят, но по производительности несколько проигрывают. Правда там все таки 32 бит, но мад и на 16-и обеспечивает хорошее качество. Опять же в дспик-декодере есть что оптимизировать...
dsPIC-ки хороши в таких ДСП задачах как, например, счетчик электроэнергии, управление движками, пожатие голоса, модемы и т.п. Именно как DSP их рассматривать не правильно - это однокристальный DSC (Digital Signal Controller).

Семейство активно развивается, есть информация, что PIC18 заточенные под Motor Control и PIC18 с CAN развиваться не будут. Все это перекинуто на dsPIC и PIC24. Буквально месяц назад появились новые dsPIC33 в 28/40-выводных корпусах, у которых чего только нет на борту - и Audio DAC, и PPS (матрица подключения периферии к выводам контроллера) и параллельный мастер порт и аппаратный CRC и RTC и расширенный модуль ШИМ для моторов и CAN. Про SPI-UART-I2C я и не говорю. Флеши - до 128 КБ, ОЗУ - до 16 КБ

Чуть позже выложу на wiki.pic24.ru презентацию с семенара, который был на этой неделе в Москве и Киеве.

PS: кстати, при беглом знакомстве с архитектурой ядра dsPIC, обратил внимание на некую схожесть с мотороловскими DSP56xxx - то же разделение на две области памяти: X & Y, команды по 24бита.. Случайность?

Это вообще стандартные вещи для любого DSP - несколько шин данных, несколько аккумуляторов, аппаратные циклы, расширенные методы адресации... Сравнивать смысла не вижу. Есть инфа, что ядро dsPIC разрабатывалось выходцем из TI.