Atmel FPSLIC, есть опыт работы Опции

[Shtirlits]

Всем добрый день.
По понятным причинам хочется пригодиться

Если не все работают только с altera и xilinx, а и с atmel-ом,
то может быть полезен текст, который я сделал после разработки
ethernet max+phy на fpslic at94k05.

http://uchcom.botik.ru/boris/fpslic/errors/

Если есть вопросы - обращайтесь.

Борис.

[Yra]

FPLIS вещь перспективная, но, как мне показалось, пока дороговата. Или не так ?

[Shtirlits]

Я покупаю в efo.ru по цене примерно $10.50
Дешевле ничего подходящего не нашел.
К ней еще нужен flash-конфигуратор за примерно $3.7
Собираюсь переходить на AT94S05, это все в одном флаконе.
Хотя они бывают только в BGA, но там больше конфигуратор и
цена $13 с копейками.

На более жирные AT94K10 K20 я не смотрю.

[hlebn]

Есть вопрос по поводу максимальной частоты общего ОЗУ fpga & avr
какая она все таки?

[Shtirlits]

Около 100 MHz.
Сделать что-то, работающее на такой частоте уже тяжело.
К сожалению, моей квалификации и опыта не хватает, чтобы ответить точно.
Ядро AVR работает до 25 MHz, atmel обещался сделать 40-MHz версию, но обманул, не видно ее.

Полный datasheet, 2 мегабайта.
http://www.atmel.com/dyn/resources/prod_do...nts/doc1138.pdf

[hlebn]

100MHz это для озу самой FPGA
интересует скорость общего озу
пробовал на 50MHz идут сбои
на 25MHz работает
может мак как и ядра AVR?

[Shtirlits]

Прошу прощения, ночью закинул ссылку на другой файл, сейчас правильная.


В datasheet на страницах 137..139 написаны характеристики именно SRAM, которая общая. Вроде как характеристики у нее лучше, чем FreeRAM.
При работе с SRAM советуют учитывать характеристики интерфейса, это на странице 140.

Скажите, а как вы задаете в IDS временные ограничения на провода, идущие к памяти?

[hlebn]

Ну до этого я еще не дошел
пока только по граблям хожу этого чудного софта(минное поле да и только)

проверял просто в озу писал AVR а читал FPGA и выводил наружу результат смотрел осцилографом
все что шло на озу и с него привязывал к clk (пробовал по разным фронтам)
в ихнем примере нашел что адрес и строб записи привязывают к разным фронтам(но у меня пока нет записи)

и насчет оптимизации почти при любой оптимизации в LeonardoSpectrum LS2003b_35 фигаро ругается что не может разместить а еще 5% нет от объема плис как с этим бороться

к стати при оптимизации по скорости LeonardoSpectrum дает хуже результат чем без

[Shtirlits]

Когда дойдете до контроля временных параметров, пишите - подскажу.

Правильно ли я понял, что вы сначала записали AVR-кой в SRAM. AVR-ка тактировалась допустимой частотой <=25MHz.
Потом вы читали со стороны FPGA, тактируя 50MHz и более, заведенной через ножку FPGA?

Про не может разместить.
Нужно смотреть, что за схема. Микросхема очень маленькая, нужно точно знать, что хочется получить.
Пришлите мне ваш текст, если он на VHDL, постараюсь прокомментировать.

[hlebn]

Все правильно. текст на верилоге.
микроcхема с запасом AT94K40 и задача плевая AVR заполняет один раз озу а FPGA потом выводит в цикле наружу. вот и все. надо еще принимать по последовательному каналу и писать в озу и канал МПКО работа тоже через озу. но фигаро достал. не хочет размещать. CLK регистра последовательного канала был заведен не на пин глоб клок.
как заставить для этого регистра использовать не глоб клок.

[Shtirlits]

Присылайте и на verilog-е, может разберусь.
Клок для SRAM поступает с глобальных клоков. Но в AT94, в отличии от AT40, есть так называемые Global Clock Access Point и с их помощью внутренний сигнал может оказаться на глобальной сети.
Если в .ICT файле (получается при работе с менюшками SystemDesigner, где соединяются fpslic-овые провода и схема) записано, что такой-то сигнал подключен к sramclk, то фигаро сам выберет глобальный клок и подведет куда нужно.

Странно, что размещать не хочет, K40 огромная микросхема.
А вот если в фигаро два раза мышкой нажать на микросхему, на которой нарисовано на сколько она заполнена, то получите карту микросхемы и кнопки, запускающие процесс по шагам:
предварительное размещение, окончательное размещение, тоже для разводки.
Может быть там будет видно, что ему мешает?

[Yra]

По поводу среды разработки : удобно-ли ею пользоваться, какой отладчик HDL- кода хороше интегрируется в среду разработки? Можно- ли засимулить всю систему на кристалле, хотя-бы простенькую ?

[hlebn]

System Designer3.0 для XP и 2.1 для 95х - это оболочка
в пакет входит
LeonardoSpectrum - синтез FPGA
IDS Figaro - Figaro и этим все сказано
ModelSim - симуляция FPGA
AVRStudio - AVR
CPS - заливка в девайс

для AVR использую CodeVisionAVR C Compiler

ModelSim и AVRStudio можно запустить совместно для отладки всего проекта.
но поскольку симуляция и реальность у меня пока не совпадают я этим не пользуюсь.
Схемного ввода нет.
Открываю проект в System Designer3.0 только чтоб запустить фигаро да программатор.
Всегда запущен LeonardoSpectrum в нем и редактирую(то что предлагает System Designer для редактирования глюк на глюке)это для FPGA и CodeVisionAVR для AVR и никаких Studio

[Shtirlits]

По поводу среды разработки : удобно-ли ею пользоваться, какой отладчик HDL- кода хороше интегрируется в среду разработки? Можно- ли засимулить всю систему на кристалле, хотя-бы простенькую ?

Среда разработки очень глючная. Вообще, я бы не советовал связываться с fpslic, если нужно сделать десяток-другой устройств или хочется поучиться работать с fpga. Вот если планируется производить тысячи экземпляров, то стоит со всем этим мучаться, устройство-то получается дешевое.
Про некоторые глюки я написал в корневом сообщении.

Если бы не глюки, то пользоваться достаточно удобно, не quartus, но вполне.
Сама по себе микросхема мне нравится.
Это как в анекдоте про японцев - дети у вас очень хорошие, а руками вы совсем плохо все делаете.
Синтезатор внешний. Я пользовался разными версиями Leonardo Spectrum (все хорошо, кроме документированно проблемы с синтезом макросов в ранних версиях и недокументированной проблемы с FreeRAM - инверсия Write Enable) и Synplify Pro. Результат примерно одинаковый.
Моделировал в ModelSim, фирменный способ совместной отладки AVR и FPGA так и не освоил. В версии 2 с ней были проблемы, а потом у меня уже были собственные тест-бенчи, но не было времени. В System Designer 3.0 с level2 patch все должно работать на ура.
Для AVR-ки писал на AVR GCC, очень понравилось, если не считать, что нужно немного подправлять startup в зависимости от выбранных пропорций распределения памяти код/данные. Под windows и под linux все совершенно одинаково. Рекомендую.
Кстати, мой коллега сделал прогармму для linux, которая из hex-файла и из .BST файла с прошивкой fpga делает общий файл для загрузки в конфигуратор.

Собственно SystemDesigner нужен только для следующих операций:
1) удобно создать файл с расширением .ICT, в котором записаны подключения проводов схемы и внутренних сигналов, идущих от AVR.
2) генерация файлов для моделирования, в том числе и для совместного
3) генерация bit-stream из конфигурации FPGA и hex-файлов с программой и ее данными
4) если лень запускать руками, то для запуска синтезатора, компилятора, программы размещения и разводки (IDS figaro), утилиты конфигурирования

[hlebn]

Вопросик по микрухам at94S10.
программировал как FPSLIC все программируется и верифицируется нормально. а грузиться не грузиться(по результату работы или правильней не работы).
запрогромировал как Secure все зашилось. и тоже не грузиться.
снять установленный бит сек не удалось(видимо) т.к. повторная зашивка не происходит только видимость, верификацию не проходит.
М0 и М2 на GND
Что не так?
Глюки от atmel :angry: