|
|
  |
Многослойные ИС |
|
|
|
Jun 2 2011, 03:35
|
Участник

Группа: Участник
Сообщений: 56
Регистрация: 16-04-11
Пользователь №: 64 408

|
Здравствуйте!
Хотел поинтересоваться, возможно ли создание многослойных ИС? Тоесть последовательное наращивание функциональных полупроводниковых слоёв, чередующихся со слоями разводки и изоляции. В таком случае можно было бы сократить длину некоторых сигнальных линий между её структурными элементами.
|
|
|
|
|
Jun 2 2011, 04:58
|
Участник

Группа: Свой
Сообщений: 74
Регистрация: 22-12-08
Из: Москва
Пользователь №: 42 669

|
Похоже на то, что наращивание дает неважные результаты, в большинстве многослойных схем на каждый слой идет своя подложка. Ниже приведен пример трехмерной схемы фотосенсора со всроенным процессором. A mixed analog/digital asynchronous processor for cortical computations in 3D SOI-CMOS ABSTRACT We present a system level architecture for a scalable, mixed-signal, asynchronous processor, aimed at cortical computations. The design has been implemented in MIT Lincoln Lab's three-tier SOI-CMOS 0.18mum digital process. The main circuits are distributed in the two tiers; an asynchronous address-event based read/write middle tier and an odd symmetric spatial filter (8 orientations) on the bottom tier. The top tier includes a photosensitive pixel array (64times64) to facilitate testing and characterization of the system. A highspeed 2-phase asynchronous chip-to-chip communication protocol is built-in to facilitate system scalability
Эскизы прикрепленных изображений
|
|
|
|
|
Jun 2 2011, 08:25
|
Участник

Группа: Участник
Сообщений: 56
Регистрация: 16-04-11
Пользователь №: 64 408

|
А в России есть центр, где занимаются подобными проблемами?
|
|
|
|
|
Jun 2 2011, 13:19
|
Участник

Группа: Участник
Сообщений: 56
Регистрация: 16-04-11
Пользователь №: 64 408

|
А где можно посмотреть как реализован последний вариант?
|
|
|
|
|
Jun 2 2011, 17:46
|
Участник

Группа: Участник
Сообщений: 56
Регистрация: 16-04-11
Пользователь №: 64 408

|
Спасибо. Значит можно сделать каждый блок на своей подложке по этой технологии. А потом соединять их между собой. Причём соединять не при помощи проводов, а прямым контактом.
|
|
|
|
|
Jun 2 2011, 18:02
|
Участник

Группа: Свой
Сообщений: 74
Регистрация: 22-12-08
Из: Москва
Пользователь №: 42 669

|
Есть еще вариант с емкостной связью: 3-D Capacitive Interconnections for Wafer-Level and Die-Level Assembly ... They show a maximum communication bandwidth of 1.23 Gb/s, leading to a throughput per area of 19 Mb/s/um2 with an energy consumption of 0.14 mW/Gb/s ...
Эскизы прикрепленных изображений
|
|
|
|
|
Jun 2 2011, 18:47
|
Участник

Группа: Участник
Сообщений: 56
Регистрация: 16-04-11
Пользователь №: 64 408

|
Цитата(cdsinit @ Jun 3 2011, 00:02)  Есть еще вариант с емкостной связью:
3-D Capacitive Interconnections for Wafer-Level and Die-Level Assembly ... They show a maximum communication bandwidth of 1.23 Gb/s, leading to a throughput per area of 19 Mb/s/um2 with an energy consumption of 0.14 mW/Gb/s ... Но так, кажется, можно только два слоя получить. А откуда вы обо всём узнаёте?
Сообщение отредактировал Lyubimov - Jun 2 2011, 18:48
|
|
|
|
|
Jun 3 2011, 04:18
|
Участник

Группа: Свой
Сообщений: 74
Регистрация: 22-12-08
Из: Москва
Пользователь №: 42 669

|
Цитата(Lyubimov @ Jun 2 2011, 22:47)  Но так, кажется, можно только два слоя получить. А откуда вы обо всём узнаёте? Да, только два. Но зато не требуется электрическое соединение, достаточно положить одно на другое. О многих достижениях развитых стран в области электроники можно узнать в журналах IEEE. Если эта информация нужна для работы, наверное стоит подписаться, оно себя оправдает. Некоторые сборники статей можно найти на всем известном торрент-трекере.
|
|
|
|
|
Jun 3 2011, 05:48
|

unexpected token
   
Группа: Свой
Сообщений: 899
Регистрация: 31-08-06
Из: Мехелен, Брюссель
Пользователь №: 19 987

|
Цитата(BarsMonster @ Jun 2 2011, 16:36)  Другой путь - травить сквозные дырки в кристалле, если вафля тонкая (100um) то вполне реально - это где-то уже видел сделали. небольшое уточнение в посту BarsMonster. Дырки под межчиповые via вытравливают и в относительно толстом кремнии (525 мкм), к примеру, для мощных транзисторов на GaN (выращенном на кремнии). Сухое травление, очень долго и в жуткой плазме.
--------------------
А у тебя SQUID, и значит, мы умрем.
|
|
|
|
|
Jun 5 2011, 13:37
|
Участник

Группа: Участник
Сообщений: 56
Регистрация: 16-04-11
Пользователь №: 64 408

|
Спасибо за помощь, буду искать
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|