Скорость, шаг, шумы … как совместить не совместимое., Синтезатор частоты с высокой скоростью свипирования Опции

[Vecheslav]

Здравствуйте, хочу выставить на обсуждение свой проект. Требуется создать синтезатор со следующими основными характеристиками:
Диапазон перестройки: 6000 – 12000 МГц
Шаг перестройки: 100кГц
Скорость перестройки: 1мкС
Уровень фазовых шумов: -70dBc/Гц@100кГц не хуже.

Для обеспечения высокой скорости перестройки с малым шагом, кроме как «качать» опору с помощью DDS ничего больше в голову не пришло.
Сразу скажу, что я человек новый в этом деле, практики нет вообще, время теоретического изучения данного направления меньше 4-х месяцев. За это время было прочитано масса статей и перечитан не один форум, в результате была выбрана следующая структурная схема:

Рисунок 1. Структурная схема синтезатора с ФАПЧ диапазона 6 – 12 ГГц.

Вопросы:
1) Влияние делителя ADF5000 на фазовые шумы (может взять /4 или /8) ?
2) Делитель лучше включать как показано на рисунке 2?

Рисунок 2. Схема включения делителя ADF500x.

3) Почему при использовании DDS в качестве опорного генератора лучше использовать синтезатор дробник?
4) Как выбирать опорную частоту для DDS так чтобы обеспечить максимальнюу скорость и минимальные фазовые шумы, а также побочные компоненты на частотах n•FCLK ± FOUT были максимально отфильтрованы.

Рисунок 3. Побочные компоненты и огибающая выходного спектра DDS.

5) Синтезатор был смоделирован в программе ADIsimPLL.


Рисунок 4. Схема включения синтезатора ADF4156 с ФАПЧ в программе ADIsimPLL.

Для обеспечения времени перестройки в 1мкС частота среза петлевого фильтра была выбрана 5МГц, время переходного процесса при этом получилось примерно 0,6мкС (с запасом).

Рисунок 5. Время установления частоты.

Фильтр был выбран активный с предварительной фильтрацией, инвертирующие включение.
Первичный выбор операционного усилителя проходил по двум параметрам, полоса пропускания ОУ должна быть на порядок выше полосы пропускания ФНЧ, то есть не менее 50МГц и по напряжению питания т.к. управляющее напряжение ГУНа (HMC732LC4b) от (0-23)В. Из ОУ предложенных в программе ADIsimPLL ничего не подошло. С интернета были скачены все ОУ фирмы ANALOG DEVICES. Выбрано было более трех десятков ОУ. Добавил пару моделей в ADIsimPLL 3.40->libBackup->OpAmp-> AnalogDevices.lib. При создании моделей было замечено, что при увеличении Ib на графике Leakage возле частоты основного сигнала появляются гармоники, то есть чем больше Ib тем больше количество, а самое главное и уровень этих гармоник. В литературе было вычитано, что это входной ток ошибки ОУ. Исходя из этого окончательный выбор пал на ОУ AD8033 с полосой 80МГц, Wide supply voltage range: 5 V to 24 V, и Ib = 1.5pA (IBias = 1.5p), была создана модель

.model AD8033
VNoise = 11n
VnCornerFreq = 700
INoise = 0.7f
VOffset = 1m
IOffset = 1p
IBias = 1.5p
.endmodel


Рисунок 6. Уровень шумов относительно основного сигнала? (как назвать этот график?)

А теперь вопрос:
а) Правильно ли выбрана полоса пропускания фильтра, и как отразится на шумовых характеристиках столь широкая полоса?
б) Правильно ли я действовал при выборе ОУ, может у кого есть опыт в создании активных петель для обеспечения такой скорости перестройки при сохранении заданных шумовых характеристик?

6) Как лучше ответвлять сигнал на обратную петлю ФАПЧ, через резистивный Т образный мост(по 18 Ом) или через ответвитесь, имеет ли это значение для улучшения качества шумов? Смотрим рисунок


Рисунок 7. а) Т – образный мост б) ответвитель.
7) Вообще как на ваш взгляд будет ли успевать синтезатор работать на таких скоростях, я так понимаю скорость самого синтезатора ограничена частотой сравнения фазового детектора, у ADF4156 частота фазового детектора Fфд = 32МГц, т.е. я так понимаю примерно 0,03 мкС для него максимальная скорость перестройки? Вроде как программно можно задать синтезатору количество раз сравнения ОСНОВНОГО сигнала с ОПОРНЫМ, есть такое?
8) В ADIsimPLL ГУН можно создать двумя путями: табличным и описанием его параметров. Я создал табличную модель заведя данные зависимости управляющего напряжения от частоты а также фазовые шумы. Меня смущает график №3 что это?

Рисунок 8. Характеристики ГУНа (HMC732LC4b)

Вторым способом у меня не получается создать модель, постоянно выдает какую то ошибку. Насколько правильно будет описан ГУН первым или вторым способом?

9) Спуры (Шыпы, Шпоры) что это такое я так до конца и не понял, какова природа их происхождения и как с ними бороться? на анализаторе спектра они в каком виде будут?

Рисунок 9. Общая шумовая характеристика при различных отстройках.

Только не надо отправлять меня читать опять литературу, и так далее, на все заданные мной вопросы у меня есть свое мнение, хочется услышать про тоже но другими словами.

Эскизы прикрепленных изображений

 

[rloc]

Диапазон перестройки: 6000 – 12000 МГц
Шаг перестройки: 100кГц
Скорость перестройки: 1мкС
Уровень фазовых шумов: -70dBc/Гц@100кГц не хуже.

Проще устно лекцию прочитать, чем все в письменном виде перебирать.
Чтобы дальше продолжать, нужно как минимум определиться с какой точностью должна устанавливаться частота за 1 мкС?

[Vecheslav]

Проще устно лекцию прочитать, чем все в письменном виде перебирать.
Чтобы дальше продолжать, нужно как минимум определиться с какой точностью должна устанавливаться частота за 1 мкС?

10^-6

[тау]

весь ли диапазон надо перекрывать за 1 мкс ? ( на картинке вижу 8-12 ) но это бывает и не надо , а жить легче.

[rloc]

10^-6

Т.е. точность получается порядка 10 кГц.

Вы бы растянули свой график установления частоты по оси Y.

[Vecheslav]

весь ли диапазон надо перекрывать за 1 мкс ? ( на картинке вижу 8-12 ) но это бывает и не надо , а жить легче.

с шагом 100кГц за 1 мкС это было бы на грани фантастики ... скорость свипирования 1 мкС на точку... весь диапазон нужно пройти с шагом 100кГц, тратя на каждую точку по 1 мкС.

Т.е. точность получается порядка 10 кГц.

Вы бы растянули свой график установления частоты по оси Y.

я бы растянул да дома ADLsimPLL не установлена, графики с работы принес...может завтра, а что вы хотели там увидеть?

[khach]

С такой скоростью- только ДДС в качестве генератора частоты подставки, желательно квадратурный, чтобы только одна боковая в смесителе образовывалась. Ну и хардверный свип собственными силами ДДСа. Частота ФД ведь нужна под 100 мгц для перестройки за 1 мкс.
Можно конечно и ДДС применить в качестве ДПКД, но тут грабли с тем, что нет сейчас синтезаторов, где можно поставить свой ДПКД непосредственно перед ФД. А то бы AD9956 как раз подошла.
А так- AD9958 в квадратурном режиме качают image reject mixer. IRM стоит после прескалера на 6-12 ГГц но перед прескалером микросхемы ФАПЧ. Частот ФД под 100 Мгц- это только аналоговые девицы умеют.
Зы. Отвод на прескалер на 6 ггц прекрасно получается микрополосковым направленником- ненадо городить звезду на резисторах. Ну и тогда перед прескалером очень желателен gain block, он и развязку сразу обеспечит.

[rloc]

скорость свипирования 1 мкС на точку... весь диапазон нужно пройти с шагом 100кГц, тратя на каждую точку по 1 мкС.

Хотел сказать, установление частоты на 0.6 мкС не заканчивается, но если по всему диапазону скакать не надо, то это уже другой вопрос, его и надо моделировать.

[ledum]

А это, как его, я с быстрыми ДДС не работал, но шоб записать код частоты в 9912 надо 48 бит и 13 бит начального адреса + команда да на максимум 50МГц клоковой - за 1мкс не успеет? Али как? Ставить несколько ДДС? И через быстрые ключи? Делителем наверное Вилкинсон из двух колец поставил бы - октава все-таки.
Хотя если это приемник и с не очень большим динам диапазоном (до 80дБ) и полоса по выходу до 2 или до 30МГц я бы посмотрел в другую сторону.
Если есть деньги на ГУН от Хиттайта - отчего бы и синтез от него не взять - чай пошустрее ФД, да и менее шумные. На порядок вроде.

Сообщение отредактировал ledum - Sep 13 2011, 13:29

[khach]

А это, как его, я с быстрыми ДДС не работал, но шоб записать код частоты в 9912 надо 48 бит и 13 бит начального адреса + команда да на максимум 50МГц клоковой - за 1мкс не успеет? Али как? Ставить несколько ДДС?

Фича есть такая- hardware sweep. Это когда ДДС сам по частоте перестраивается, с определенной скоростью и шагом. Время до следующего шага можно задать в клоках. Вот синхронизировать внешнюю периферию с этим свипом бывает иногда сложно без FPGA. А если свип совсем произвольный- то использовать регистры профилей (PSK), заранее их грузить и потом переключать профили внешними выводами PS0-PS2. В пределе- AD9954 c его внутренней памятью и свип по заранее загруженной таблице.

ЗЫ. вот темой навеяло про спектральный анализатор с перестраиваемой по фазе LO. А можно ли по этому принципу сделать ФД, чувствительный только к одной из боковых полос смесителя подставки? Уж очень хочется от квадратурного ДДСа избавится. А то для октавных синтезаторов без IRM никак раньше обойтись не получалось - возможен захват за вторую гармонику ГУНа, или нужен был ЦАП предустановки частоты и фильтры переключаемые.

[Dr.Drew]

Многа букаф...а 1 мкс - это с учётом отгрузок? И закон изменения линейный?

[khach]

Многа букаф...а 1 мкс - это с учётом отгрузок? И закон изменения линейный?

У всех (кто может свипироваться) кроме 9954 - линейный (вверх или вниз или в обе стороны). Цитата из даташита 9956

For example, if the part is programmed to sweep from 100 MHz to 140 MHz and to take 1 kHz steps every 1000 sync clock cycles

у 9954 - все гораздо сложнее, там сам черт ногу сломит, понять ее режимы свипа из бортового RAM. Сам хочу, что бы кто-нибудь обьяснил "на пальцах".
Загружать конечно всю эту музыку надо заранее.
Конечно, на всякий пожарный случай есть еще старая добрая 9854 с параллельной шиной. FPGA прицепить и "вперед, на амбразуру"

[Dr.Drew]

Не успел к началу представления - всякие домашние дела: арбуз поесть, сериал посмотреть...
Вопрос автору про законы и времена.

[Vecheslav]

Фича есть такая- hardware sweep. Это когда ДДС сам по частоте перестраивается, с определенной скоростью и шагом. Время до следующего шага можно задать в клоках.

вот именно про этот режим я и имел ввиду, качать опору у синтезатора (в качестве которой выступает DDS) вверх вниз, зашивая начальное значение частоты, конечное, задавая шаг и скорость которая ограничена только опорной частотой уже самой DDS. Я так понимаю все это добро зашивается через SPI?

Вот синхронизировать внешнюю периферию с этим свипом бывает иногда сложно без FPGA.

это что такое? Во время свипирования контроллер не контролирует DDS пока тот не досвипируте до конца? или все таки свип можно остановить по какой то команде?

1) И все таки какой частоты опорник должен быть у DDS чтобы обеспечить скорость и фазовые шумы как можно меньше, я так понимаю максимально возможная для AD9956 это 400 МГц, но есть ли смысл искать такую опору так как фазовые шумы такова опорника значительно хуже чем у обычного кварцевого генератора на 10 МГц? Если я поставлю 10 МГц то у DDS есть внутренние умножители которые могут из 10МГц сделать 80МГц, а фазовые шумы получаться не хуже если бы опорник был внишний или я ошибаюсь?

2)Что такое квадратурный DDS?

С такой скоростью- только ДДС в качестве генератора частоты подставки, желательно квадратурный, чтобы только одна боковая в смесителе образовывалась. Ну и хардверный свип собственными силами ДДСа. Частота ФД ведь нужна под 100 мгц для перестройки за 1 мкс.
Можно конечно и ДДС применить в качестве ДПКД, но тут грабли с тем, что нет сейчас синтезаторов, где можно поставить свой ДПКД непосредственно перед ФД. А то бы AD9956 как раз подошла.
А так- AD9958 в квадратурном режиме качают image reject mixer. IRM стоит после прескалера на 6-12 ГГц но перед прескалером микросхемы ФАПЧ. Частот ФД под 100 Мгц- это только аналоговые девицы умеют.
Зы. Отвод на прескалер на 6 ггц прекрасно получается микрополосковым направленником- ненадо городить звезду на резисторах. Ну и тогда перед прескалером очень желателен gain block, он и развязку сразу обеспечит.

блин вроде на русском написано но нифига не понял...Частото ФД синтезатора нужна под 100МГц вот тут можно разжувать пожалуйста

Конечно, на всякий пожарный случай есть еще старая добрая 9854 с параллельной шиной. FPGA прицепить и "вперед, на амбразуру"

я так понимаю там выходная частота DDS управляется по параллельной шине и скорость ее перестройки уже зависит от скорости смены кода контроллера...а насколько хороша эта DDS по фазовым шумам...читаю даташит на AD9854 вроде как похуже чем у AD9956...

Если есть деньги на ГУН от Хиттайта - отчего бы и синтез от него не взять - чай пошустрее ФД, да и менее шумные. На порядок вроде.

да я бы с удовольствием с хитаем поработал да только проблема №1 его не могуд достать наши поставщики ((( №2 В какой программе на него петлю ФАПЧ считать?
в hmc702 или 703 реализован как и в ДДС тоже режим быстрой перестройки, но чет я не до конца разобрался, ДДСом привычней.

1) Из всего выше написанного я понял что у меня не правильно выбран синтезатор так как частота фазового детектора для 1мкС должна быть 100МГц... так это вроде 0,01мкС
2) Ни кто не говорит про выбор операционного усилителя, ну вообще про всю петлю в целом, будет ли все это добро работать на таких скоростях?

[ledum]

да я бы с удовольствием с хитаем поработал да только проблема №1 его не могуд достать наши поставщики ((( №2 В какой программе на него петлю ФАПЧ считать?

http://www.hittite.com/products/view.html/view/HMC702LP6CE например, есть пунктик Software Download - после регистрации, правда мне только YIG помог - так и не дали скачать. Да еще и что-то типа немерянного матлаба подгружает.

1) Из всего выше написанного я понял что у меня не правильно выбран синтезатор так как частота фазового детектора для 1мкС должна быть 100МГц... так это вроде 0,01мкС

Нет ПМСМ максимальную частоту ФД предлагают для уменьшения умножения ФШ и спуров ДДС в петле, само собой, не обязательно 100МГц, точнее она же у Вас в два раза меняться будет - типа 50-100 или там 30-60МГц
Насчет достать - написали бы в профиле хотя бы регион - Вам бы посоветовали где достать. В Украине, например - Филур, в Питере есть их дубль - Аллюр , aly.ru, хотя, я подозреваю, поставщиков гораздо больше.

Сообщение отредактировал ledum - Sep 13 2011, 16:29