|
|
|
Прекрасная возможность для развития индустрии FPGA, The great opportunity for FPGA-market |
|
|
|
Mar 23 2018, 16:45
|
Профессионал
Группа: Свой
Сообщений: 1 687
Регистрация: 11-01-05
Из: Москва
Пользователь №: 1 884
|
Цитата(jojo @ Mar 23 2018, 19:26) Вашу бы энергию да в мирных целях. Даже алгоритм привёл, а вы ругаться. Увеличивая мощность двигателя машины, которая везет Вас в неправильном направлении, Вы не попадете в желанный пункт назначения, не так ли ? В этом топике ведь нет никого, кто нуждался бы, не так ли ? Из инженерии плисовики практически самые высокооплачиваемые, не так ли ? Вашу бы энергию, да в мирных целях ((( Я рад, что образование хотя бы не позволяет вам разрабатывать наркотики.
--------------------
Если хочешь узнать, что ждет тебя на дороге впереди, спроси у тех, кто возвращается по ней.
|
|
|
|
|
Mar 23 2018, 17:58
|
Electrical Engineer
Группа: СуперМодераторы
Сообщений: 2 163
Регистрация: 4-10-04
Пользователь №: 778
|
Цитата(jojo @ Mar 23 2018, 15:09) Вот вам пара тугриков - алгоритм и ожидаемый доход. Конвейер теоретически должен поместиться в 50000 слайсов 1 или 2 раза на частоте 500 МГц. nist5NIST5tribustribusТугрик живёт несколько месяцев, потом дохнет. Если есть настроение, сделайте не хуже, чем означено выше, я знаю, куда это деть. я увидел перечисление следующих алгоритмов: nist5: blake512 groestl512 jh512 keccak512 skein512 tribus:jh512 keccak512 echo512 - видимо у крипто-инвенторов совсем фантазия закончилась: всё вариации на тему Х11 с цепочечным включением кандидатов на SHA3 1 слайс в вашей терминологии - это LUT+FF или 4х(LUT+FF) ? и что значит сделать "не хуже"? Есть бенчмарк этого кода на GPU?
--------------------
|
|
|
|
|
Mar 23 2018, 18:55
|
Знающий
Группа: Свой
Сообщений: 574
Регистрация: 9-10-04
Из: FPGA-city
Пользователь №: 827
|
Цитата(Doka @ Mar 23 2018, 21:58) я увидел перечисление следующих алгоритмов:
nist5: blake512 groestl512 jh512 keccak512 skein512
tribus: jh512 keccak512 echo512
- видимо у крипто-инвенторов совсем фантазия закончилась: всё вариации на тему Х11 с цепочечным включением кандидатов на SHA3 1 слайс в вашей терминологии - это LUT+FF или 4х(LUT+FF) ? и что значит сделать "не хуже"? Есть бенчмарк этого кода на GPU? На 1080ti nist5 около 90 MH/s, tribus около 110 MH/s, видимо, с разгоном. Для ПЛИС это результат так себе, особенно для полноcтью развёрнутого конвейера. На 50000 слайсов я прикидываю где-то 1-2 таких конвейера с частотой около 400-500 МГц, т.е. 5-10 раз быстрее. Слайс - 4 LUT6 и 8 триггеров, см. Xilinx Kintex.
|
|
|
|
|
Mar 24 2018, 03:55
|
Знающий
Группа: Свой
Сообщений: 574
Регистрация: 9-10-04
Из: FPGA-city
Пользователь №: 827
|
Цитата(blackfin @ Mar 24 2018, 07:31) А на чем основан столь оптимистичный прогноз? У той же фирмы cast-inc хеш на Kintex® Ultrascale работает на частоте 250 МГц, а у вас Kintex и почему-то, вдруг, должен заработать на частоте 500 МГц. Или вы уже проверили всё это в железе? Кое-что похожее я проверил. А вообще 250 МГц для Ultrascale это крайне маловато, разве нет? Здесь не частота под вопросом, а скорее размер ядра, т.е. слайсы.
|
|
|
|
|
Mar 24 2018, 04:16
|
Гуру
Группа: Свой
Сообщений: 3 106
Регистрация: 18-04-05
Пользователь №: 4 261
|
Цитата(jojo @ Mar 24 2018, 06:55) А вообще 250 МГц для Ultrascale это крайне маловато, разве нет? Так это зависит от алгоритма. FFT на Kintex UltraScale работает на 450 МГц, причем, это на Speed Grade = 1. Почему SHA-3 у cast-inc работает на 250 МГц мне не известно, но возможно, это особенности самого SHA-3. Но сомнительно, что вы сможете улучшить их результат. Они, вроде как, занимаются этим уже достаточно давно, так что у них довольно серьезный бэкграунд.
|
|
|
|
|
Mar 24 2018, 04:45
|
Знающий
Группа: Свой
Сообщений: 574
Регистрация: 9-10-04
Из: FPGA-city
Пользователь №: 827
|
Цитата(blackfin @ Mar 24 2018, 08:16) Так это зависит от алгоритма. FFT на Kintex UltraScale работает на 450 МГц, причем, это на Speed Grade = 1.
Почему SHA-3 у cast-inc работает на 250 МГц мне не известно, но возможно, это особенности самого SHA-3.
Но сомнительно, что вы сможете улучшить их результат. Они, вроде как, занимаются этим уже достаточно давно, так что у них довольно серьезный бэкграунд. В Англии ружья кирпичом не чистят... Sample Implementation Results ... ... Note that these sample implementation figures do not represent the highest speed or smallest area possible for the core
|
|
|
|
|
Mar 24 2018, 09:56
|
Местный
Группа: Свой
Сообщений: 377
Регистрация: 23-12-06
Из: Зеленоград
Пользователь №: 23 811
|
Цитата(yes @ Mar 22 2018, 21:13) по 2 из википедии знаю, что алгоритм не меняется, просто увеличивается количество вариантов, которые нужно перебрать, а алгоритм остается - ну тот же биткоин как был SHA-256, так и остается то есть в "гипотетическом АЗИКе" нужно только маску менять, в смысле загружать значение в регистр Так и есть, ядро double sha-256 не меняется его только и разумно в асике делать, а вот подносчик снарядов для такого ядра должен быть программируемый проц или плиска. Цитата(Doka @ Mar 23 2018, 17:03) Так развернутый конвейер - не панацея, ни один асик-верндор майнеров (не берем в расчёт обанкротившихся) не делает развернутый конвейер. а почему такая уверенность?
|
|
|
|
|
Mar 26 2018, 06:59
|
Знающий
Группа: Свой
Сообщений: 574
Регистрация: 9-10-04
Из: FPGA-city
Пользователь №: 827
|
Цитата(Doka @ Mar 26 2018, 10:52) есть подтвержденная информация как минимум по одному асик-вендору, если мы говорим про адгоритм sha256 ..собственно как и обоснование почему выбрана folded-реализация Небось отсюда дёргают, вот и folded ATHENaДля ПЛИС конвейеры слишком крупные, конвейеры по 50000-100000 LUT6.
|
|
|
|
|
Apr 7 2018, 12:05
|
Профессионал
Группа: Участник
Сообщений: 1 273
Регистрация: 3-03-06
Пользователь №: 14 942
|
Цитата(RobFPGA @ Mar 23 2018, 13:13) Из за технологии динамического интерконнекта FPGA по скорости работы медленнее от AISC на порядок. Приблизительно на столько же меньше и плотность элементов на единицу площади. То есть как минимум в 100 раз реализация алгоритма на FPGA будет менее эффективна чем на ASIC. (в расчете на чип) А если сюда прибавить повышенное потребление и существенно выше стоимость производства чипа FPGA чем ASIC возникнет вопрос - так кому будет выгода от таких чипов? Специализация же FPGA для узко заточенных функций (hard-IP !!!) цену чипа сильно не снизит а и так узкий рынок сбыта еще и уменьшит. Давал когда-то ссылку на статью, в которой говорилось о 6-кратном превосходстве. Не думаю, что речь может идти о порядках. Речь идет о сравнении ПЛИС и ASIC, изготовленных по одному тех.процессу. Цену ПЛИС я бы не стал считать. То есть все эти перечисленные hard-ip блоки имхо ничего не стоят. Они уже разработаны. Доля их стоимости в толстых плисинах сильно падает. Поправьте, если не прав, но для майнинга нужны чипы пожирнее. Цена ПЛИС вторична еще и из-за того преимущества, что даже если она в 10 раз уступает майнеру на ASIC, окупив однажды, далее, меняя алгоритмы (понятно, что это нетривиальная задача), можно зарабатывать на майнинге. С ASIC так не выйдет из-за негибкости. Это только мое умозрительное имхо, на истину не претендую. Цитата(Doka @ Mar 24 2018, 11:21) Думаю врядли они делают что-то отличное от канонической реализации К сути Вами написанного это не относится, но тем не менее. У меня вообще сомнения, что они что-то делают. По-моему, они просто продают ядра. H.264, MJPEG у них от Alma Tech.
Сообщение отредактировал x736C - Apr 7 2018, 12:06
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|