|
|
|
Какое расстояние может петлять сигнальная дорожка LPDDR2 между ног процессора без учета волнового, например при 333МГц |
|
|
|
Nov 18 2017, 11:24
|
вопрошающий
Группа: Свой
Сообщений: 1 726
Регистрация: 24-01-11
Пользователь №: 62 436
|
Добрый день,
развожу сейчас LPDD2 на 333МГц. Вроде все должно лечь хорошо, но хочется на некоторых технологических процессах изготовления плат, связанных с внутренними виа сэкономить.
Насмотрелся разводок, что лежат в свободном доступе. Заметил, что часто с пина BGA процессора до того момента, как дорожка попадает на правильный импеданс (когда на соседнем слое есть сплошной плейн земли) проходит 2-3мм, а у некоторых даже и 5-7мм.
В связи с этим и возник вопрос в САБЖе, пожалуйста, подскажите, как примерно можно оценить какое расстояние может петлять сигнальная дорожка LPDDR2 между ног процессора без учета волнового сопротивления если длина дорожки выравнивается в ноль?
Спасибо!
ИИВ
|
|
|
|
|
Nov 18 2017, 11:59
|
Частый гость
Группа: Участник
Сообщений: 82
Регистрация: 20-04-06
Пользователь №: 16 295
|
Цитата(iiv @ Nov 18 2017, 14:24) 333МГц Неравномерность в линии короче 7.5мм оно даже не заметит. Ниже откуда эта цифра. Когда не известен фронт сигнала - можно считать что длительность фронта примерно 1/10 от Найквиста. - то есть примерно 0.3нс. 0.3нс - это примерно 45мм на печатной плате. Критическая длина при которой из зоны Low-Speed мы переключаемся в High-Speed (где важны все эти импедансы) - примерно 1/6 от длины фронта - то есть примерно 7.5мм. То есть условно - если бы длина трассы от чипа до памяти была бы в пределах 7.5мм - то вам не нужно было бы думать о согласовании линии, перекрестных помехах и прочем - можно было бы просто соединить два пэда. То же самое касается неравномерностей короче 7.5мм. Ими можно пренебречь. В Ваше полосе частот их не будет видно на TDR.
Сообщение отредактировал Tosha1984 - Nov 18 2017, 12:09
|
|
|
|
|
Nov 18 2017, 12:13
|
вопрошающий
Группа: Свой
Сообщений: 1 726
Регистрация: 24-01-11
Пользователь №: 62 436
|
Цитата(Tosha1984 @ Nov 18 2017, 17:59) Неравномерность в линии короче 7.5мм оно даже не заметит. то есть правильно ли я понимаю, что если мне удачный футпринт памяти и удачное расположение выходных пинов процессора позволяют сделать все 60 трасс длиной до 7.5мм, то их можно разбросать абы как особо ни о чем не задумываясь? Посмотрел внимательнее... в 7.5мм не уложусь, но сделать так, что минимальная будет 5мм, а максимальная - 5+7.5=12.5мм - очень реально. Скажите, пожалуйста, это криминал, или работать будет?
|
|
|
|
|
Nov 18 2017, 12:20
|
Частый гость
Группа: Участник
Сообщений: 82
Регистрация: 20-04-06
Пользователь №: 16 295
|
А скажу так: в теории - да. На практике - класть болт на неравномерности короче 1/6 длины фронта - я делал много раз. Можно. А чтоб чтоб целую память так развести Это уже на Ваш страх и риск. Но вообще например китайцы обращаются с чипами DDR3 которые прицеплены как ОЗУ к всяким сервисным процессорам - как с г-ном. Они только требования по выравниванию длин соблюдают. И оно работает.
Сообщение отредактировал Tosha1984 - Nov 18 2017, 12:21
|
|
|
|
|
Nov 18 2017, 12:27
|
вопрошающий
Группа: Свой
Сообщений: 1 726
Регистрация: 24-01-11
Пользователь №: 62 436
|
Спасибо большое за советы! Цитата(Tosha1984 @ Nov 18 2017, 18:20) Можно. А чтоб чтоб целую память так развести Это уже на Ваш страх и риск. для меня игра может стоить свеч, ибо это может позволить мне из платы с 14 слоями с внутренними переходными опуститься на 6-ти слойную только с глухими виа. Но нужна именно работающая плата, а не макетка для ловли глюков, поэтому просчитываю последствия такого кроилова. EDIT: конкретно речь идет о разводке платы, в которой будет плиска 5cseba2, одна планка памяти EDBA232B2PF-1D-F-R, один RGMII (14 проводников), SDCARD (7 проводников) и клок (два проводника), но все должно влезть по ширине в 23мм, а длина квази не ограничена.
|
|
|
|
|
Nov 18 2017, 13:30
|
Гуру
Группа: Свой
Сообщений: 4 869
Регистрация: 28-02-08
Из: СПБ
Пользователь №: 35 463
|
QUOTE (iiv @ Nov 18 2017, 16:27) Спасибо большое за советы!
для меня игра может стоить свеч, ибо это может позволить мне из платы с 14 слоями с внутренними переходными опуститься на 6-ти слойную только с глухими виа. Но нужна именно работающая плата, а не макетка для ловли глюков, поэтому просчитываю последствия такого кроилова.
EDIT: конкретно речь идет о разводке платы, в которой будет плиска 5cseba2, одна планка памяти EDBA232B2PF-1D-F-R, один RGMII (14 проводников), SDCARD (7 проводников) и клок (два проводника), но все должно влезть по ширине в 23мм, а длина квази не ограничена. ... с 14 слоями с внутренними переходными опуститься на 6-ти слойную только с глухими виа. И тем что перечислили - это врядли в 6 слоёв без нарушений. Хотя станите еще одним "китайцем" всего то. QUOTE (iiv @ Nov 18 2017, 16:13) то есть правильно ли я понимаю, что если мне удачный футпринт памяти и удачное расположение выходных пинов процессора позволяют сделать все 60 трасс длиной до 7.5мм, то их можно разбросать абы как особо ни о чем не задумываясь? Посмотрел внимательнее... в 7.5мм не уложусь, но сделать так, что минимальная будет 5мм, а максимальная - 5+7.5=12.5мм - очень реально. Скажите, пожалуйста, это криминал, или работать будет? этот криминал работать будет, проверено на китайских платах. Плохо и недолго.
|
|
|
|
|
Nov 18 2017, 13:36
|
вопрошающий
Группа: Свой
Сообщений: 1 726
Регистрация: 24-01-11
Пользователь №: 62 436
|
Цитата(Aner @ Nov 18 2017, 19:28) ... с 14 слоями с внутренними переходными опуститься на 6-ти слойную только с глухими виа. И тем что перечислили - это врядли в 6 слоёв без нарушений. Хотя станите еще одним "китайцем" всего то. На 14 слоях при правильной разводке мне надо иметь 7 сигнальных слоев, достаточно много пространства на тромбоны выравнивания дорожек, а если положить болт на все это дело и вести самыми короткими линиями только с учетом того, что все длины дорожек память-процессор находятся в диапазоне 5-12.5мм на всех 6 слоях, то разводка памяти не выйдет за габариты этого ЕДИНСТВЕННОГО чипа памяти (12х12мм), и оставшаяся часть узкой платы 9-10мм уйдет на честные и широкие языки питания, правильно выровненные LVDSы клока и RGMII. Из-за этого-то и весь сыр-бор. Цитата(Aner @ Nov 18 2017, 19:28) этот криминал работать будет, проверено на китайских платах. Плохо и недолго. как я уже писал, я не хочу танцевать с бубном и планирую получить работающую плату. И цель моего вопроса была только в том, чтобы понять, что разрешено, а что есть запрет, который ничем толком не подтвержден. Если бы у меня была бы полная информация какую конкретно целостность сигнала надо было бы получить, я бы перед посылкой на печать вогнал бы свою разводку в свой FEM-BEM симулятор, посчитал бы все S-параметры и все резонансы, и понял можно ли так делать или нет. Понятно, что наверное это есть в каких-то пакетах, но с ними пока опыта не было и ИМХО, вытащить эти параметры мне будет проще, чем освоить пакеты, тем более FEM-BEM симулятор свой собственный, самолично писанный вплоть до его линейных решателей, что подкрутить или вытащить нужную физику могу быстро (doi: 10.1515/jnma.2007.031, doi: 10.1007/978-3-540-71980-9_42, doi: 10.1002/nla.297).
|
|
|
|
|
Nov 18 2017, 13:45
|
Частый гость
Группа: Участник
Сообщений: 82
Регистрация: 20-04-06
Пользователь №: 16 295
|
Цитата этот криминал работать будет, проверено на китайских платах. Плохо и недолго. Весьма спорно. И насчет плохо и насчет недолго. Особенно вопрос вызывает слово "недолго"? Просто нужно понимать что такое 1/6 фронта - физический смысл. У Вас на передатчике начинает формироваться фронт. Через 1/6 от себя он уже на приемнике и формируется первое отражение из-за не согласования. Оно идет обратно и через 2/6 оно на передатчике. Далее оно накладывается на исходный сигнал и вторично отражается от передатчика (а там все еще фронт формируется - то есть переходный процесс). В конечном итоге к моменту окончания формирования фронта сигнала все "туда-сюда-обратно" уже закончится - будет небольшой овер/андер-шот в том месте где фронт перейдет в полку. То есть отражения, перекрестные помехи, затухания и прочие High-Speed вещи практически не влияют на качество сигнала. А вот если бы оно только началось (в случае длинной линии) - было намного печальнее. Беда китайцев в том, что зная на что можно забить а на что нет - они часто не понимают почему. А мы часто знаем почему - но бздим. Ведь в американском даташите написано - а американские индусы/китацы наверняка гуру и эксперты и не могли чего-то написать просто так. Да, говоря "китайцы" я обычно имею в виду Quanta, MSI, Asus, Wistron и прочих. Тех самых, которые делают борды для HP, Dell, Toshiba, Intel, IBM и далее по списку. У меня культурный шок случился 7 лет назад - после того как я упарывался и дугами рисовал на плате FC 1G - увидел что они PCIe gen1 разводят как I2C какой-нить - переходушки с питанием ставят между P/N проводниками, за GND рефренс вылазят - и оно работает. Это не значит что надо за ними повторять - но надо понимать где можно расслабиться, а где нет. Автору поста: Никто не возьмет на себя ответственность и не скажет прямо - нарушайте или не нарушайте. Вы инженер - ищите компромиссы. Идеальных разводок - не бывает. Но за разницу между 6 и 14 слоями - я бы очень крепко призадумался. А бы даже другое выражение использовал тут 14 слоев, кстати, на большинстве фабов (в отличие от 12, кстати) - это не типовый процесс - там цена очень сильно другая как правило. Как минимум до 12 слоев имеет смысл опуститься. По этой границе водораздел обычно идет между дорогой PCB и стандартной в контексте слойности.
Сообщение отредактировал Tosha1984 - Nov 18 2017, 14:07
|
|
|
|
|
Nov 18 2017, 14:08
|
вопрошающий
Группа: Свой
Сообщений: 1 726
Регистрация: 24-01-11
Пользователь №: 62 436
|
Цитата(Tosha1984 @ Nov 18 2017, 19:45) Просто нужно понимать что такое 1/6 фронта - физический смысл. У Вас на передатчике начинает формироваться фронт. Через 1/6 от себя он уже на приемнике и формируется первое отражение из-за не согласования. Оно идет обратно и через 2/6 оно на передатчике. Супер, спасибо, большое Tosha1984!!! Это реально мне очень важно для общего понимания!!! Я аналогично исходя из похожих соображений развел недавно соединение 17 LVDS на частотах 160МГц DDR по принципу чтоб все было минимально по длине и оно действительно заработало на одной плате на 2х слоях, на другой на 4-х, но бех плейнов. Цитата(Tosha1984 @ Nov 18 2017, 19:45) Автору поста: Никто не возьмет на себя ответственность и не скажет прямо - нарушайте или не нарушайте. Вы инженер - ищите компромиссы. Идеальных разводок - не бывает. Но за разницу между 6 и 14 слоями - я бы очень крепко призадумался. А бы даже другое выражение использовал тут так как в этом проекте я и схемотехник, и трассировщик, и паяльщик, и софтописатель, а, ну и инвестор всего этого одновременно, все идет полностью под мою же ответственность. Не получилось - сам дурак и сам профукал свои же деньги и время. Цитата(Tosha1984 @ Nov 18 2017, 19:45) 14 слоев, кстати, на большинстве фабов (в отличие от 12, кстати) - это не типовый процесс - там цена очень сильно другая как правило. Как минимум до 12 слоев имеет смысл опуститься. да, я имел ввиду, что в 14 слоев я вписывался, но по цене получалось, что 14 и 16 одинаково у многих печатников. Цену которую мне озвучивали 3.5кевро за 5 плат размера 23х130мм, и она конечно же не сопоставима с 6-ти слойкой.
|
|
|
|
|
Nov 18 2017, 14:12
|
ядовитый комментатор
Группа: Свой
Сообщений: 2 765
Регистрация: 25-06-11
Пользователь №: 65 887
|
Цитата Никто не возьмет на себя ответственность и не скажет прямо - нарушайте или не нарушайте. Вы инженер - ищите компромиссы. Идеальных разводок - не бывает. И причина этого очень проста- ТС постоянно пытается сделать платы целиком и полностью основанные на Цитата заработало на одной плате на 2х слоях, на другой на 4-х, но бех плейнов. Это не наезд и не троллинг, просто тут речь не о псб дизайне Только о пределе грязных хаков которого физически можно достичь- таких тем здесь достаточно. А вот переход с 16/14 слоев на 6 слойку HDI(с какой формулой?) это конечно интересно, сам бы посмотрел "до" и "после".
|
|
|
|
|
Nov 18 2017, 14:26
|
вопрошающий
Группа: Свой
Сообщений: 1 726
Регистрация: 24-01-11
Пользователь №: 62 436
|
Цитата(EvilWrecker @ Nov 18 2017, 20:12) Это не наезд и не троллинг, просто тут речь не о псб дизайне Только о пределе грязных хаков которого физически можно достичь- таких тем здесь достаточно. так не без Вашей же помощи, если бы не Ваши советы, у меня бы точно бы не получилось, поэтому очень-очень Вам благодарен за тогдашнюю помощь советами и сочувствие! Цитата(EvilWrecker @ Nov 18 2017, 20:12) А вот переход с 16/14 слоев на 6 слойку HDI это конечно интересно, сам бы посмотрел "до" и "после". ну да, пока это в планах - грубая оценка - да, я должен вписаться в 6 слоев, возможно в 8 (глухие переходные, 0.2мм дырки и 0.1мм проводники и расстояния между ними, но без внутренних виа), если удастся обойти ограничения наличия плейнов под сигнальными дорожками - футпринт памяти ИМХО, идеальный, частоты тоже не ужасные, и хочется это по максимуму использовать, тем более, что если я смогу плату сделать вместо 23мм только 22мм, то мне сильно проще будет с корпусом, где можно тоже многое в производстве сэкономить. Да, также надо все мои слова рассматривать в контексте что я не профессиональный трассировщик-разводчик, но мне это просто надо сделать и оно должно работать.
|
|
|
|
|
Nov 18 2017, 14:38
|
ядовитый комментатор
Группа: Свой
Сообщений: 2 765
Регистрация: 25-06-11
Пользователь №: 65 887
|
Цитата так не без Вашей же помощи, если бы не Ваши советы, у меня бы не получилось, я в этом полностью уверен, поэтому очень очень Вам благодарен за тогдашнюю помощь советами и сочувствие! + Цитата Да, также надо все мои слова рассматривать в контексте что я не профессиональный трассировщик-разводчик, но мне это просто надо сделать и оно должно работать. Я потому и пишу что никакого тролинга и/или наездов с моей стороны не нужно ждать или подозревать- просто хочу сказать что многие препятствия и барьеры Вы ,судя по всему, сами себе и сделали . Цитата ну да, пока это в планах - грубая оценка - да, я должен вписаться в 6 слоев, возможно в 8, если удастся обойти ограничения наличия плейнов под сигнальными дорожками - футпринт памяти ИМХО, идеальный, частоты тоже не ужасные, и хочется это по максимуму использовать, тем более, что если я смогу плату сделать вместо 23мм только 22мм, то мне сильно проще будет с корпусом, где можно тоже многое в производстве сэкономить. Опять же, что именно Вы хотите положить через микровиа? Какую формулу хотите применить? У меня почему-то стойкое ощущение что вся Ваша конструкция встанет на самой обычной 6 слойке Ну может 8 слоев, ладно- но 16 слоев?
|
|
|
|
|
Nov 18 2017, 15:02
|
вопрошающий
Группа: Свой
Сообщений: 1 726
Регистрация: 24-01-11
Пользователь №: 62 436
|
Цитата(EvilWrecker @ Nov 18 2017, 20:38) Я потому и пишу что никакого тролинга и/или наездов с моей стороны не нужно ждать или подозревать- просто хочу сказать что что многие препятствия и барьеры Вы ,судя по всему, сами себе и сделали . проблемы-то просты до невозможности - и тогда и сейчас у меня не сильно много есть и времени и средств, поэтому многое решается теми хаками, которые я могу финансово или во временной области сделать. Я очень надеюсь, что скоро таки выйду из этой полосы и смогу эти вопросы решать правильнее, не жмотя на спичках. Цитата(EvilWrecker @ Nov 18 2017, 20:38) Опять же, что именно Вы хотите положить через микровиа? Какую формулу хотите применить? У меня почему-то стойкое ощущение что вся Ваша конструкция встанет на самой обычной 6 слойке Ну может 8 слоев, ладно- но 16 слоев? я исходил из грубой пробной своей разводки, что мне надо от плиски до памяти провести 60 дорожек, плюс 14 дорожек на RGMII, плюс SDCARD + два LVDS клока, так, что все это подходит с одной стороны к плиске по плате 23мм шириной + довольно много питаний на плиску и аналоговую часть. К самой плиске с другой стороны снова те самые 17 LVDSов и еще с 20 GPIO подсоединены и другую сторону трогать не реально, тем более, что у меня есть свой референс, который у меня стабильно работает и я хочу оттуда все срисовать. Если брать классически 0.1мм препрег, то на дорожку надо рассчитывать 0.5мм (сама дорожка 0.12мм, остальное - до соседней дорожки), но если есть выравнивания, то одна дорожка требует примерно 1.5-1.7мм ширины на двух слоях между препрегом. При моих 90 дорожках мне надо 23х7мм использовать на разводку, то есть 23мм - ширина платы и 7 препрегов с суммарно 14 слоями. Пробно я это начал получать, но как-то мне это очень не понравилось. Понятно, что можно выравнивания по RGMII и остальной переферии задвинуть вдаль, на этом сэкономив примерно 2 слоя уронив дизайн в 12 слоев. Но тут пока даже про питание ни слова, хотя и на это у меня есть хак - иметь только +15В и локальные милипизерные DC-DC типа tps82130. Я их много пользовал до этого и мне они по шумам, вернее по их отсутствию очень нравятся. Но всяко это 2мм на двух слоях с выемками на сами конверторы и их обвес съедает. Если же большую часть дорожек памяти удастся вести в лоб, без учета импеданса с соседнего плейна, то в районе память-плиска мне вместо 12 слоев нужно будет только 6, ну а RGMII я как-то на оставшихся нескольких миллиметрах по правилам протащу. Собственно вот. Если это изначально очевидно было, то прошу прощения за наивность новичка. Я в этом вопросе начинающий, и больше 4-х слоев (довольно хакнутых) не разводил, поэтому могу многое не знать, и конечно же очень буду благодарен за любые советы! Спасибо! ИИВ
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|