|
|
|
RISC-V, Полностью открытый МК |
|
|
|
Nov 26 2016, 22:05
|
Профессионал
Группа: Участник
Сообщений: 1 014
Регистрация: 8-01-07
Из: San Jose, CA
Пользователь №: 24 202
|
QUOTE (AlexandrY @ Nov 26 2016, 14:59) Опять сегодня спамил меня этот RISC-V RISC-V - это архитектура, она не может спамить. QUOTE (AlexandrY @ Nov 26 2016, 14:59) Оказывается RISC-V это не процессор, а просто тупой набор команд! И? ARM - это тоже не процессор, а набор команд. QUOTE (AlexandrY @ Nov 26 2016, 14:59) И реально общих и гарантированных команд там все таки 50, а остальное это фантазии и опции. На текущий момент, но фантазии и опции будут стандартизированы. Это тоже самое что было с со-процессорами на ранних АРМ. А потом самое полезное (SIMD и FPU) запихнули в основной набор команд. QUOTE (AlexandrY @ Nov 26 2016, 14:59) ибо опенсорсные поделки точно никто не будет юзать. Спорное утверждение. В этом тут вся и идея - есть одно вылизанное ядро, не требующее лицензии. И проект в начале топика - это один из первых шагов на пути к вылизыванию.
|
|
|
|
|
Nov 26 2016, 22:54
|
Знающий
Группа: Свой
Сообщений: 680
Регистрация: 11-02-08
Из: Msk
Пользователь №: 34 950
|
Поддержу - опен сорс никто использовать не будет, поскольку нет саппорта. Это как линукс - есть бесплатный, а есть с платной подпиской, где авторы отвечают своими деньгами за качестве продукта. Никто в здравом уме в железо не поставит опенсорс блок: слишком велики риски, которые в нормальной ситуации делятся с поставщиками айпи, а в случае опенсорса никто ни за что не отвечает. Опенсорс хорош для софта, когда если облажался, то быстренько накатил патч, извинился, и все забыли. В железе стоимость одного только запуска исчисляется сотнями тысяч долларов - извинения никто не примет, за ошибку придется платить из собственного кармана.
|
|
|
|
|
Nov 30 2016, 12:02
|
Знающий
Группа: Свой
Сообщений: 680
Регистрация: 11-02-08
Из: Msk
Пользователь №: 34 950
|
Наткнулся на такую статью http://www.eejournal.com/archives/articles...crosemi-risc-v/Цитата Now, Microsemi is introducing support for the new RISC-V open processor architecture in their Igloo2, SmartFusion2, and RTG4 product lines Похоже я был не прав, говоря о бесполезности опен сорс ядер. В ПЛИС может и взлететь за счет массовости. Очень понравился этот кусок, к вопросу об архитектуре и ISA: Цитата It’s important to understand that RISC-V is not a processor, or even a processor architecture (unlike ARM’s offerings, for example). RISC-V is an open instruction set architecture (ISA) defined by the RISC-V foundation (of which Microsemi is a founding member). The ISA was officially frozen ”forever” in 2014, so if you write software for RISC-V today, it should run on RISC-V for eternity without the risk of requiring a port to a newer version of the architecture.
|
|
|
|
|
Nov 30 2016, 21:53
|
тут может быть ваша реклама
Группа: Свой
Сообщений: 1 164
Регистрация: 15-03-06
Из: Санкт-Петербург/CA
Пользователь №: 15 280
|
Цитата(Shivers @ Nov 26 2016, 15:54) Поддержу - опен сорс никто использовать не будет, поскольку нет саппорта. Это как линукс - есть бесплатный, а есть с платной подпиской, где авторы отвечают своими деньгами за качестве продукта. Никто в здравом уме в железо не поставит опенсорс блок: слишком велики риски, которые в нормальной ситуации делятся с поставщиками айпи, а в случае опенсорса никто ни за что не отвечает. Опенсорс хорош для софта, когда если облажался, то быстренько накатил патч, извинился, и все забыли. В железе стоимость одного только запуска исчисляется сотнями тысяч долларов - извинения никто не примет, за ошибку придется платить из собственного кармана. Ставят ставят. В том числе очень крупные компании на крупных проектах. Иногда дорабатывают сами, иногда нет. А что такого поставить опенсорс процессор. Его что оттестировать нельзя? Его куда проще оттестировать чем большой софт.
|
|
|
|
|
Dec 1 2016, 07:38
|
Местный
Группа: Свой
Сообщений: 339
Регистрация: 5-05-11
Пользователь №: 64 797
|
Цитата(Shivers @ Nov 30 2016, 23:37) Я это к тому, что ядро - всего одно пока, а чип по ссылке - один из тех 15, о которых написано на сайте risc-v.org Других ядер видимо пока нет. Цитата(https://riscv.org/2016/10/5th-risc-v-workshop-agenda/) 10:15am SCRx: a family of state-of-the art RISC-V synthesizable cores Alexander Redkin, Syntacore Одно из этих ядер уже есть в кремнии. С лайв-блога воркшопа(http://www.lowrisc.org/blog/2016/11/fifth-risc-v-workshop-day-two/): Цитата <h2 id="scrx-a-family-of-state-of-the-art-risc-v-synthesizable-cores-alexander-redkin:529e3037a37627249629f6513082618e">SCRx: a family of state-of-the art RISC-V synthesizable cores: Alexander Redkin</h2> - Syntacore develops and licenses energy-efficient programmable cores implementing the RISC-V ISA
- SCRx is the family of RISC-V implementations, now available for evaluation. Each core can be extended and customised
- The smallest core, SCR1 is less than 20kgates in a basic untethered configuration.
- SCR3 is a high-performance MCU core with up to 1.7DMIPS/MHz, 3.16CoreMark/MHz.
- SCR4 is an MCU core with a high-performance FPU.
- SCR5 is an efficient mid-range embedded core. Full MMU with Linux support. 1GHz+ at 28nm, and 1.5+DMIPS/MHz per core.
- In the near term, want to support the latest privileged spec, adding trace debug
|
|
|
|
|
Dec 9 2016, 15:24
|
Частый гость
Группа: Свой
Сообщений: 118
Регистрация: 25-06-04
Пользователь №: 186
|
Цитата(jcxz @ Dec 9 2016, 16:53) А так - получается, что даже во вдоль и поперёк вроде известном Cortex-ядре умудряются сделать ошибки, не выявленные даже на стадии тестирования... что уж говорить о проприетарных поделиях, подумать страшно какая там будет еррата..... Часто все это работает на ограниченной прошивке, если критичных багов нет и никому больше к нему доступа не давать, то почему и нет. Иногда просто нужен мелкий процессор для управления железом, проблема конечно, но если новая ревизия очень критична, то даже и не знаю Насколько сильно это отличается от openrisc, который уже известен лет 10
|
|
|
|
|
|
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0
|
|
|