Приветствую, коллеги!

Вот на такую новость наткнулся.

Как считаете взлетит или нет?

Конкретно этот проект - не так важно, хотя я не вижу причин почему бы и нет. У них уже есть рабочий кремний.

RISC-V - взлетит как замена Cortex.

С чего-бы это? Если только Cortex упадет, к чему пока причин не видно. Судя по ценам на мелкие кортексы лицензионные отчисления невелики. При этом ARM кроме ядра и массу корок периферии предлагает - наливай и пей. Как противовес и средство шантажа ARM, поддерживать и крупные компании поддерживают. Но до реального применения дойдет или нет, никто не скажет.

Но они достаточны, чтобы производители как минимум интересовались альтернативами. И в современных реалиях проприетарные ядра уже не пойдут. И RISC-V - хороший кандидат на 32-х битную замену C51.

Я еще не видел ни одного процессора с периферией от АРМ. Они не оптимизированы по потреблению и всяких свистелок и перделок в них не хватает.

Вы просто совершенно не владеете вопросом . NXP сразу начинал на ARM периферии, вот такие дела. DMA в тексасе тоже изучал по документации ARM.

Мое мнение основано на сравнительно старых данных, новый поиск показывает, что PrimeCell теперь Retired и что пришло ему на замену - не ясно.


Можно конкретный пример? Какой чип от TI и номер документа от ARM? Я открыл DS на LPC11U14 и описание на несколько компонентов из PrimeCell, и сходства не нашел.

В какой документации вообще описана новая периферия от ARM?

Все их Luminary - DMA - PL230 и, не вникал, но и похоже GPIO c UART


Для начала контроллер прерываний вообще в ядро кортекса намертво попал . Мелких LPC не смотрел, но полагаю, что как и у всех LPC, как минимум UART и SSP

Действительно, и GPIO и UART взяты из PrimeCell.

У LPC везде USART, и я USART в библиотеке ARM вообще не вижу.

В любом случае - наличие периферии (за которую тоже нужно платить) - не самый главный фактор.

http://infocenter.arm.com/help/topic/com.a...83f/DDI0183.pdf
http://infocenter.arm.com/help/index.jsp?t...139b/index.html

До кучи глянул ST - у них есть вплоть до армовского LCD контроллера.

Похоже только Atmel ничего не использовал.




Заплатил и используй, как противовес варианту - прикрутил что-то самодельное и надейся, что багов не будет.

PL011 - Это только UART, притворяющийся 16550A. Он не умеет синхронный интерфейс.

Но GPIO и UART/USART у них свой как минимум.

На то он и асинхроным называется . USART, где S это синхроный - нет и соответственно "не умеет". Я, например, последний раз его использовал в 80x годах, когда он был еще исключительно в виде 8251

Причём тут C51 вообще? Кому придёт в голову менять его на risc-v? Есть же кортекс.

При том, что на него лицензий не нужно.

Производителям дешевых чипов для ширпотреба.

Денег стоит. И зависимость от ARM не всех радует, особенно после того как их купили Японцы.

Вот, кстати, совсем не аргумент.

Сколько людей и предприятий в 90х использовали Linux?

Но нет же, нашлись "чудики", кто съехали на Linux. И что теперь имеем: 85% мобильников на Андроиде с ядром Linux, по факту 98% суперкомпьютеров на Linux, подавляющее большинство серверов- опять же на Linux.

На дальней перспективе открытое свободное ПО выигрывает. Логично, что и свободные МК со свободной архитектурой, выиграют.

"50 hardware instructions" - где-то я уже это слышал.

Это же PIC-и!
Но где сейчас эти PIC-и? Ушли куда-то во внутренности DC/DC или выродились в MIPS-ы

Вся шумиха только из-за призыва перевести разработки в Калифрнию, чистая политика.

И ARM Thumb, и любой другой RISC. Полный набор инструкций RISC-V гораздо больше и сравним с ARM-v7. Этот - аналог Cortex-M0.

PIC-и удивительным образом все-еще продаются в огромных количествах, как бы мне и вам ни хотелось, чтобы они померли.

Конкретно этот чип делается в университете Колумбии.

Разработка архитектуры начата в университете Беркли, но никакой особой политики тут нет и продолжается разработка всем миром.

Давайте линки на свою инфу.
Фишка RISC-V в том и заключается, что они заморозили свой ISA на вечно. Так и пишут. И там 50 инструкций. Это чтобы проприетарщики могли его расширять никого не спрашивая как им угодно.
Эт такая хитрая бизнес модель, видимо расчитанная, что все ардуинщики резко начнут расширять ISA микроархитектур.
А у ARMv8 уже 1070 инструкций.

Вот официальный документ https://www2.eecs.berkeley.edu/Pubs/TechRpt...ECS-2014-54.pdf Уже тут больше 100 инструкций описано, а с расширениями L, C, B, T и P. Оно легко к той-же 1000 придет. И никто их не замораживал, но конкретный набор инструкций еще обсуждается и полностью не определен. Есть несколько конкурирующих версий, но как я понимаю ни одна из них официально не выпущена и одобрена Беркли, так что ссылок на них я сейчас не найду.

Где пишут? Стандарт полнон фраз типа "This chapter is a placeholder for a future standard extension ...".

А то, что частные компании могут свой вариант предложить - так в этом ничего плохого нет, так и задумано - собрать предложения со всех, утвердить лучшее. Так как компиляторы тоже UC Berkeley поддерживаются, от закрытых инструкций толку мало.

Но все это не важно - не хотите поддерживать, не поддерживайте, авторы переживут.

WikiPedia говорит, что "As of 2016, version 2.1 of the userspace ISA is fixed", но это относится только к версии 2.1. Это не означает, что развитие вообще остановлено.

Более актуальный стандарт тут https://riscv.org/specifications/ , но как оттуда извлечь прямую ссылку на PDF я не знаю.

По правде говоря меня этот RISC-V не интересует, но забавно как его интерпретируют.
Вот статья сегодня пришла со спамом

Т.е. обозреватель особо не верит в их "стандарты"

А кто такой этот обозреватель?) Мне вот в институте (мифи), один доцент говорил, что тех. процесс ниже 45 нм не пойдет, потому что это физически невозможно... Причем когда он это говорил, у IBM уже были опытные чипы по 32нм.

Что касается RISC-V, то в ближайшей перспективе(1-2 года) уже будут серийные чипы(не от этих краудфандинговых ребят). Подписывайтесь на соотв. ветки рассылок, если интересно реальное положение дел.

Кто тут не мог выкачать?
Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла

Я работал в Tiva (TM4C129DNCPDT) с DMA. Он там как указано: "ARM ® PrimeCell ® 32-channel configurable µDMA controller"

Как человеку сугубо приземленному, состояние дел с одним из претендентов в добавок к ДЕСЯТКАМ уже имеющихся ядер, совершенно не интересно.
Если им заинтересуются производители микроконтроллеров, воплотят в продукты, причем продукты с ИНТЕРЕСНОЙ периферией (пофиг ядро), если сделают нормальные коммерческие компиляторы, а не как у многих редких ядер ничего кроме, как на живую нитку сметанного GCC, то тогда и буду интересоваться и работать.

Скачать-то можно, а вот прямую ссылку получить - нельзя.

Ну, время быстро бежит: http://www.ixbt.com/news/2016/11/25/samsung-risc-v-iot.html

Не надо бояться в исходный код страницы заглядывать
https://content.riscv.org/wp-content/upload...v-spec-v2.1.pdf - это ж оно?

Конкурент M0, который нынче оптом от полубакса стоит, причем с периферией? Это сколько-же с этой суммы ARM наваривается, дабы на нем сэкономить ?
С вероятностью 99% могу предположить, что монстры типа Samsung будут пользовать это открытое ядро для закрытия . Добавят командочек своих, получат свою уникальную фирмварь и давай клепать продукт "отличный" от других.

Так а всеж таки, зарелизена уже какаято ISA, рекомендованная к производству и имеющая рабочий тулчейн, или это все пока прожекты на будущее?

Как сказано выше - "As of 2016, version 2.1 of the userspace ISA is fixed". Есть поддержка GCC/Clang/GDB и всего прочего необходимого.

Опять сегодня спамил меня этот RISC-V
На этот раз у них какой-то прорыв с отладочными средствами - http://embedded-computing.com/news/risc-v-...dasip-ultrasoc/

И тут я читаю такое - https://www.codasip.com/2016/09/22/what-is-...you-should-too/
Оказывается RISC-V это не процессор, а просто тупой набор команд!
И реально общих и гарантированных команд там все таки 50, а остальное это фантазии и опции.

Просто ARM свою ISA не дает никому использовать для собственных процесоров. Типа как не давать свою музыку к чужим стихам.
Т.е. дело вовсе не в лицензии на ядро. Она будет требоваться и у RISC-V, ибо опенсорсные поделки точно никто не будет юзать.

А вот в чем дело я немного уже не догоняю.

RISC-V - это архитектура, она не может спамить.

И? ARM - это тоже не процессор, а набор команд.

На текущий момент, но фантазии и опции будут стандартизированы. Это тоже самое что было с со-процессорами на ранних АРМ. А потом самое полезное (SIMD и FPU) запихнули в основной набор команд.

Спорное утверждение. В этом тут вся и идея - есть одно вылизанное ядро, не требующее лицензии. И проект в начале топика - это один из первых шагов на пути к вылизыванию.

Есчо раз. RISC-V - не архитектура, а просто ISA и больше ничего!

И какое это опенсорсное ядро может быть вылезанное если нормальный дебаг только эти парни из UltraSoC туда всунут и слупят за это будь здоров.
А без дебага вы это только студентам сбагрите.

Поддержу - опен сорс никто использовать не будет, поскольку нет саппорта. Это как линукс - есть бесплатный, а есть с платной подпиской, где авторы отвечают своими деньгами за качестве продукта. Никто в здравом уме в железо не поставит опенсорс блок: слишком велики риски, которые в нормальной ситуации делятся с поставщиками айпи, а в случае опенсорса никто ни за что не отвечает. Опенсорс хорош для софта, когда если облажался, то быстренько накатил патч, извинился, и все забыли. В железе стоимость одного только запуска исчисляется сотнями тысяч долларов - извинения никто не примет, за ошибку придется платить из собственного кармана.

Наткнулся на такую статью http://www.eejournal.com/archives/articles...crosemi-risc-v/

Похоже я был не прав, говоря о бесполезности опен сорс ядер. В ПЛИС может и взлететь за счет массовости.
Очень понравился этот кусок, к вопросу об архитектуре и ISA:

Еще один живой чип https://www.crowdsupply.com/sifive/hifive1 с открытыми исходниками. Поддерживаемые расширения:

Это все то же ядро Rocket-chip из Беркели, с инструкциями RISC-V и продвинутыми кэшами. Исходники открыты, но кто умеет писать на CHISEL? Чтобы это ядро пощупать, нужно ждать, когда его кто нибудь портирует на более привычный HDL. Хорошо ребята зашифровались, нечего сказать.

Ну так в этом вся идея - для реальных чипов использовать стандартное ядро со своей периферией. Не думаю, что это плохо.

Для практических целей без разницы (в пределах новых багов, конечно) кто делает ядро.

Выбор языка - странный, но лучше работающие вещи на странных языках, чем бесконечные поделки на нормальных.

Я это к тому, что ядро - всего одно пока, а чип по ссылке - один из тех 15, о которых написано на сайте risc-v.org Других ядер видимо пока нет.
Что касается CHISEL, то я так и не понял - какие синтезаторы его поддерживают?

А вот объяснения авторов о выборе языка https://www.quora.com/What-exactly-is-the-p...e-pros-and-cons

Ставят ставят. В том числе очень крупные компании на крупных проектах. Иногда дорабатывают сами, иногда нет.
А что такого поставить опенсорс процессор. Его что оттестировать нельзя? Его куда проще оттестировать чем большой софт.

Одно из этих ядер уже есть в кремнии.

С лайв-блога воркшопа(http://www.lowrisc.org/blog/2016/11/fifth-risc-v-workshop-day-two/):

Если-б это было так, не было бы еррат на МК...
А так - получается, что даже во вдоль и поперёк вроде известном Cortex-ядре умудряются сделать ошибки, не выявленные даже на стадии тестирования... что уж говорить о проприетарных поделиях, подумать страшно какая там будет еррата.....

Часто все это работает на ограниченной прошивке, если критичных багов нет и никому больше к нему доступа не давать, то почему и нет. Иногда просто нужен мелкий процессор для управления железом, проблема конечно, но если новая ревизия очень критична, то даже и не знаю

Насколько сильно это отличается от openrisc, который уже известен лет 10

Думаю, в скором времени многие компании из RISC-V сообщества выложат свои младшие модели в открытый доступ. Это в духе riscv.org и современного взгляда на маркетинг. Пример: PULPino - микроконтроллер из PULP-семейства. Он уже вроде как должен быть доступен в public domain'е.

Нашел исходники какого то простенького ядра risc-v на верилоге https://github.com/ucb-bar/vscale Но так почитал, оказывается Chisel вполне себе HDL язык, поскольку существует транслятор в верилог. Т.е. гипотетически можно взять открытые сорцы rocket-chip на Chisel и прошить их в ПЛИС.

А тем временем выложили слайды с конференции 5th RISC-V Workshop https://riscv.org/2016/12/5th-risc-v-workshop-proceedings/

Наверное всем будет интересно: оказывается, RISC-V делают и в РФ, причем давно.
Кремниевое отделение Тэкон изготовило один SoC с 32-х разрядным ядром RISC-V, а сейчас разрабатывает и 4-х ядерную версию. Процессоры предназначены, я так понимаю, для внутренних нужд Тэкон (АСУ). Было бы интересно услышать от самого Тэкона, что за процессорные ядра у них - купленные, скачанные из интернета, или сами разрабатывали.

Они даже успели его презентовать на выставке в Питере Что касается процессоров и их начинки, то на следующем risc-v воркшопе, вероятно, можно будет увидеть.

E310 MCU:

Я их на кикстартере поддержал, должны прислать плату в конце месяца. Посмотрим как оно.

Прорастает потихоньку на отечественной почве: risc-v.ru

Open-Source RISC-V:

SiFive, E310
Syntacore, SCR1