3xSPI в небольшом корпусе, В TQFP64 или меньше? Опции

[sonycman]

Хочется иметь в небольшом (типа TQFP64) корпусе три аппаратных SPI (что-то не тянет программно делить шину на несколько устройств).
Ядро типа ARM7, желательно, ~50 МГц.
Нашёл пока только AT32UC3B - все USART могут работать и как SPI, очень удобно

А что-нибудь из Cortex`ов умеет такое?

[Sanek_spb]

Хочется иметь в небольшом (типа TQFP64) корпусе три аппаратных SPI (что-то не тянет программно делить шину на несколько устройств).
Ядро типа ARM7, желательно, ~50 МГц.
Нашёл пока только AT32UC3B - все USART могут работать и как SPI, очень удобно

А что-нибудь из Cortex`ов умеет такое?

Да, собственно STM32 есть кристалы с тремя СПИ, кроме того какой-то уарт может работать как не быстрый СПИ

[sonycman]

Да, собственно STM32 есть кристалы с тремя СПИ, кроме того какой-то уарт может работать как не быстрый СПИ

Точно, STM32F103R(C,D,E) чипы имеют три SPI. Правда, для этого надо отключить JTAG
Однако упоминаний, что USART может быть как SPI нигде не нашёл...

[SpiritDance]

Старенькие at91 имеют spi, способный работать последовательно с четырьмя устройствами в разных режимах и на разных скоростях.

[sonycman]

Старенькие at91 имеют spi, способный работать последовательно с четырьмя устройствами в разных режимах и на разных скоростях.

Это SAM`ы то?
Дык это всё равно ожидание, пока уйдёт пакет к одному, потом переключение на другого...
Это можно всё сделать и самому, на единственном SPI...

[SpiritDance]

Это SAM`ы то?
Дык это всё равно ожидание, пока уйдёт пакет к одному, потом переключение на другого...
Это можно всё сделать и самому, на единственном SPI...

Можно но скорости и режимы придется каждый раз перестраивать, если надо. Вопрос удобства и всего-то.
Меня одолевают сомнения что-какой либо камень ARM7TDMI сможет проглотить без напрягов одновременные потоки данных по трем spi на приличной частоте, и при этом останентся еще что-то приличное по производительности для остальных задач, пусть даже с использованием фифо или дма. Просто мучает любопытство что за задача такая в которой нужно три spi по отдельности?

[bigarmer]

at91 just has one spi with several chip select.

Some STM32F devices support 3 hardware spi at some time.

[sonycman]

Можно но скорости и режимы придется каждый раз перестраивать, если надо. Вопрос удобства и всего-то.
Меня одолевают сомнения что-какой либо камень ARM7TDMI сможет проглотить без напрягов одновременные потоки данных по трем spi на приличной частоте, и при этом останентся еще что-то приличное по производительности для остальных задач, пусть даже с использованием фифо или дма. Просто мучает любопытство что за задача такая в которой нужно три spi по отдельности?

Да на самом деле я вполне смогу обойтись и двумя эспиай. Так, балуюсь тут
Один канал на ЖКИ (132 на 176, 16 бит, 12 мегабит), а второй будут делить файловая система на MMC и девайс, которому нужно будет лить данные из файла\ов...

Просто хотелось попроще всё замутить
Однако не получится, наверное...

at91 just has one spi with several chip select.
Some STM32F devices support 3 hardware spi at some time.

Actually, AT91SAM7 has two serial interfaces - SPI and SSP

As for STM32 Cortex - yes, really interesting devices, but it is impossible to use JTAG debugger while all three SPI channels are active...
Or, maybe, I`am wrong?

PS: AT32UC3B is ideal MCU for my purposes - powerful core with rich peripherals - but needs some pricy development hardware...

[koyodza]

As for STM32 Cortex - yes, really interesting devices, but it is impossible to use JTAG debugger while all three SPI channels are active...
Or, maybe, I`am wrong?

По-моему, там SWD для отладки остается, так что ничего страшного нет. Посмотрите сами внимательно. Ну и USART можно использовать в синхронном режиме, но там есть засады.

[sonycman]

По-моему, там SWD для отладки остается, так что ничего страшного нет. Посмотрите сами внимательно. Ну и USART можно использовать в синхронном режиме, но там есть засады.

Я, честно говоря, не пробовал пока кортексы. Говорят, что MT-LINK с ними будет работать.
А вот с SWD вероятнее всего нет...

USART в синхронном режиме? В качестве SPI? А что делать со старт- и стоп- битами?

ЗЫ: всё-таки попробую, наверное, Cortex. Только вот макеток с подходящим камнем нет - простые только. Придётся перепаивать, или самому платку разводить...

[SpiritDance]

pricy

expensive

не сочите за нравоучение

[aaarrr]

expensive

не сочите за нравоучение

Вполне допустимо, только пишется pricey.

[Sanek_spb]

USART в синхронном режиме? В качестве SPI? А что делать со старт- и стоп- битами?

Судя по примерам к либам от ST нормально работает, старт и стоп биты идут без клоков, соотв не воспринимаются

Сообщение отредактировал Sanek_spb - Dec 15 2008, 07:38

[sonycman]

expensive

не сочите за нравоучение

Вполне допустимо, только пишется pricey.

Понятно. Бум знать!
Ишь, какие грамотные все вокруг

Судя по примерам к либам от ST нормально работает, старт и стоп биты идут без клоков, соотв не воспринимаются

В самом деле? Хм, тогда всё становится ещё проще - скоростные каналы на SPI, а третий помедленнее - на USART. 4,5 мегабита - тоже вполне ничего скорость
И jtag свободен.
Да и вообще, наверное, подойдёт "средний" камень со 128к флешки...

PS: сейчас, кстати, кортексы на какой ревизии ядра? 1.1? А на 2.0 ещё не появились?

[sonycman]

Ещё хотел спросить про контроллер прерываний в кортекс - м3.

Как я понял, в нём нет встроенной возможности прервать выполнение текущего обработчика прерывания с низким приоритетом при появлении прерывания с более высоким приоритетом?
Текущая ISR процедура по-любому будет выполнена до конца и только затем начнёт работать ISR более приоритетного прерывания?

А вот в стареньких ARM7TDMI обработчик IRQ вроде как мог быть прерван появлением FIQ? Или тоже нет*