Цитата(mihlit @ Apr 12 2018, 23:14)
Спасибо за ответы. Еще один последний вопрос про бит PLLXTPRE регистра CFGR. Пытаюсь перевести описание в RM - как-то не очень получается. Можете объяснить троечнику по англ. языку?
Смотрите на схему "Clock Tree" - там все биты указаны.
PLLXTPRE включает деление HSE на 2. А ну да, у вас же connectivity, у них изменение бита PLLXTPRE уменьшает или увеличивает PREDIV1 в 2 раза.
Но все ваши расчеты не имеют смысла без значений PREDIV1SCR, PLLSCR, SW - они выбирают какую частоту делить и умножать. может быть вы не понимаете что такое мультиплексор?