Проблема с Quartus Web Edition, Pin Planner не отображает все пины Опции

[dde29]

Столкнулся с Quartus II 9.1 Web Edition.
Создал проект - где присутсвует циклическое ФИФО.
Суть проекта.
тактовый вход - LVDS - 160МГц
выходная шина данных - LVDS - 16 бит

фифо циклически выдает данные на выход с частотой 160 МГц.

После компиляции в PinPlanner должны присутвовать выходные пины - положительные и отрицательные составляющие LVDS сигналов.
Положительные присутствуют все а отрицательных половина нет.
Тот же самы проект создал и Quartus II 9.0 Web Edition - такая же вата.

Может кто сталкивался с этим глюком - можно ли его как-то побороть?