Группа: Свой
Сообщений: 108
Регистрация: 19-02-09
Из: Москва
Пользователь №: 45 069
Пытаюсь оживить DDR3 dual-rank в Kintex, ISE 14.2, корка MIG v1.6 for 7 series. Для начала синтезнул example design, полученный из Coregen'а. И что-то смущает меня 12 с лишним тысяч варнингов в примере. Может, где-то что-то надо подправить в настройках? Никто случаем не занимался данным вопросом?
Xilinx, синтез DDR3, синтез example design
Sep 11 2012, 08:04
