Сигнал опорной частоты заводится в FPGA от внешнего синтезатора, непосредственно на PLL FPGA, формирующую нужную сетку частот. Недавно наблюдал такую ситуацию : в петлевом фильтре внешнего синтезатора отказал конденсатор, ФАПЧ как говорится "развалилась",это прекрасно было видно осциллографом,а синал Lock внутренней PLL FPGA в это время как ни в чём ни бывало уверенно был в "1". Это как же понимать? Чип EP3C55F484C8.
Контроль качества опорной частоты
Feb 22 2013, 05:27
