реклама на сайте
подробности

 
 
> вопрос по тактовому сигналу десериализатора и защелкиванию данных
_Ivan_33
сообщение Jul 7 2014, 11:04
Сообщение #1


fpga designer
****

Группа: Свой
Сообщений: 613
Регистрация: 20-04-08
Из: Зеленоград
Пользователь №: 36 928



Добрый день!

Имеется связка десериализатора SN65LV1224B и ПЛИС.
Данные от десериализатора идут по тактовому сигналу, восстановленному из последовательной шины.
Сейчас у меня тактовый сигнал модуля плисины в 5 раз больше, чем восстановленный тактовый сигнал десериализатора. Так я отлавливаю фронт клока десериализатора и беру данные.
Плата разведена так, что восстановленный тактовый сигнал подается на обычную ножку плисины. Вопрос таков: надежнее ли мне подать тактовый сигнал на такой же вход триггера плисины, чтоб защелкнуть эти данные?
Не будет ли так, что эти триггеры уйдут в метастабильное состояние, если тактовый сигнал десериализатора будет нестабильным?


--------------------
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 17:13
Рейтинг@Mail.ru


Страница сгенерированна за 0.0135 секунд с 7
ELECTRONIX ©2004-2016