Не моделируется ALTPLL в Modelsim - Форум разработчиков электроники ELECTRONIX.ru

Wiki

Photo

Forum

Reviews

Help (!)

Не моделируется ALTPLL в Modelsim, Проект в QuartusII/ Verilog

Yuva Просмотр профиля	Dec 5 2013, 12:32 Сообщение #1
Участник Группа: Участник Сообщений: 17 Регистрация: 21-09-11 Пользователь №: 67 310	Все привет! Может кто сталкивался с такой проблемой. Прошу поделиться ее решением. В Modelsim все входные сигналы PLL отображаются (зеленые), все выходные - красные, xxx. Что делать? Сообщение отредактировал Yuva - Dec 5 2013, 12:34

Сообщений в этой теме

Yuva Не моделируется ALTPLL в Modelsim Dec 5 2013, 12:32

bogaev_roman Цитата(Yuva @ Dec 5 2013, 16:32) Все прив... Dec 5 2013, 13:32

Александр77 Цитата(Yuva @ Dec 5 2013, 15:32) В Models... Dec 5 2013, 14:46

Yuva `timescale 1 us/ 1 us module test_chmod_vlg_ts... Dec 6 2013, 06:05

Full41 Цитата(Yuva @ Dec 6 2013, 10:05) `tim... Dec 6 2013, 07:55

Yuva Цитата(Full41 @ Dec 6 2013, 11:55) Попроб... Dec 6 2013, 08:19

bogaev_roman Цитата(Yuva @ Dec 6 2013, 12:19) ФАПЧ зап... Dec 6 2013, 11:25

Yuva Попытался сделать выходные частоты 5 и 10 МГц (дум... Dec 6 2013, 07:31

1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)

Пользователей: 0

Режим отображения: Переключить на: Стандартный · Переключить на: Линейный · Древовидный

Сейчас: 21st July 2025 - 13:08