Xilinx CPLD, выход с уровнем 5 Вольт Опции

[AntiDriver]

Доброе время суток.
В одном из проектов, который планирую реализовать на ПЛИС Xilinx CPLD необходимо, чтобы выход имел уровень 5 Вольт. Однако в документации на микросхемы xilinx указано максимальное напряжение в 3.3 Вольта, что недостаточно.
В документации на CPLD фирмы Altera указано максимальное напряжение в 5 Вольт, однако сделана сноска, в которой говорится что 5 Вольт можно получить, используя внешние подтягивающие резисторы к 5 Вольт на выходах микросхемы.
Исходя из этого, у меня возник вопрос, а можно ли на xilinx так же подтянуть выхода к 5 Вольтам? Не навредит ли это микросхеме?

Конечно, можно поставить буферные транзисторы с низким пороговым напряжением, подключив сток к 5 Вольтам, но этот вариант применять не хочется, так как усложнит схему. Хоть и не сильно, но всё же хотелось бы обойтись без внешних буферов.

Пользоваться продукцией Altera не хочется из-за того что не имею опыта работы с их софтом, в то время как с xilinx уже имел дело.