Группа: Участник
Сообщений: 492
Регистрация: 12-11-11
Пользователь №: 68 264
Доброй ночи! Сколько слоев регламентируется для разводки SRAM, NOR Flash, интерфейсных линий RGB666, где все эти устройства подключаются к STM32F4? Пока что сделал 4 слоя (2 сигнальных и 2 опорных), но, чувствую, будет мало...
Группа: Участник
Сообщений: 492
Регистрация: 12-11-11
Пользователь №: 68 264
Особых требований нет. Единственное, что смущает, это немереное количество переходных отверстий из top в bottom (структура платы top-GND-Power-bottom)... Микросхемы в корпусах SOIC, SOJ, LQFP.
Сообщение отредактировал Arlleex - May 24 2014, 06:53
Группа: Участник
Сообщений: 492
Регистрация: 12-11-11
Пользователь №: 68 264
Доброй ночи! Итак, структура печатной платы такова: 1) Top (сигнальный); 2) GND; 3) Power; 4) Bottom (сигнальный). Так получилось, что небольшую группу проводников (SPI) не получится развести ни на TOP, ни на Bottom. Можно ли их протащить на каком-нибудь среднем слое, например, на слое Power?