реклама на сайте
подробности

 
 
> SRAM + NOR Flash + RGB666 и STM32, Сколько слоев брать?
Arlleex
сообщение May 23 2014, 19:21
Сообщение #1


Местный
***

Группа: Участник
Сообщений: 492
Регистрация: 12-11-11
Пользователь №: 68 264



Доброй ночи!
Сколько слоев регламентируется для разводки SRAM, NOR Flash, интерфейсных линий RGB666, где все эти устройства подключаются к STM32F4? Пока что сделал 4 слоя (2 сигнальных и 2 опорных), но, чувствую, будет мало...
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов (1 - 6)
aaarrr
сообщение May 23 2014, 19:23
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 10 713
Регистрация: 11-12-04
Пользователь №: 1 448



Цитата(Arlleex @ May 24 2014, 03:31) *
чувствую, будет мало...

ИМХО, если плотность расстановки не запредельная, то должно быть вполне достаточно.
Go to the top of the page
 
+Quote Post
Corvus
сообщение May 24 2014, 03:59
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 771
Регистрация: 24-04-08
Из: Зеленоград
Пользователь №: 37 056



Четыре - оптимально. Если по площади ограничены сильно, то придётся повозиться но в рамках разумного biggrin.gif
Go to the top of the page
 
+Quote Post
Aner
сообщение May 24 2014, 04:17
Сообщение #4


Гуру
******

Группа: Свой
Сообщений: 4 869
Регистрация: 28-02-08
Из: СПБ
Пользователь №: 35 463



А чипы то в каких корпусах? BGA ... И требование по плотности, площади есть? Нормы, стандарты требуется соблюсти?
Go to the top of the page
 
+Quote Post
Arlleex
сообщение May 24 2014, 06:52
Сообщение #5


Местный
***

Группа: Участник
Сообщений: 492
Регистрация: 12-11-11
Пользователь №: 68 264



Особых требований нет.
Единственное, что смущает, это немереное количество переходных отверстий из top в bottom (структура платы top-GND-Power-bottom)...
Микросхемы в корпусах SOIC, SOJ, LQFP.

Сообщение отредактировал Arlleex - May 24 2014, 06:53
Go to the top of the page
 
+Quote Post
Arlleex
сообщение May 26 2014, 17:35
Сообщение #6


Местный
***

Группа: Участник
Сообщений: 492
Регистрация: 12-11-11
Пользователь №: 68 264



Доброй ночи!
Итак, структура печатной платы такова:
1) Top (сигнальный);
2) GND;
3) Power;
4) Bottom (сигнальный).
Так получилось, что небольшую группу проводников (SPI) не получится развести ни на TOP, ни на Bottom. Можно ли их протащить на каком-нибудь среднем слое, например, на слое Power?
Go to the top of the page
 
+Quote Post
Uree
сообщение May 26 2014, 18:23
Сообщение #7


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Протащите минимальной длины, чтобы вывести из тесного места в более свободное и перейдите в Топ или Боттом. Ничего страшного с ними не произойдет.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 27th July 2025 - 23:24
Рейтинг@Mail.ru


Страница сгенерированна за 0.01368 секунд с 7
ELECTRONIX ©2004-2016